公开(公告)号：CN104978994A

公开(公告)日：2015-10-14

申请号：CN201510146344.8

申请日：2015-03-31

Applicant: 三星电子株式会社

Inventor： 李钟馝 ,  尹秀铉 ,  崔在承 ,  许祯训

IPC: G11C11/4063

Abstract: 提供了集成电路、控制存储器件的操作定时的方法、应用处理器和电力管理器。所述应用处理器包括：电力管理器，被配置为在多个操作电力等级当中确定第一操作电力等级，确定与第一操作电力等级相应的第一定时容限，生成指示第一定时容限的第一格雷码信号，以及输出第一格雷码信号；和第一存储器件，被配置为根据由第一格雷码信号指示的第一定时容限调整操作定时，其中，所述电力管理器被配置为向第一存储器件提供第一操作电力等级。

公开(公告)号：CN104978994B

公开(公告)日：2019-11-12

申请号：CN201510146344.8

申请日：2015-03-31

Applicant: 三星电子株式会社

Inventor： 李钟馝 ,  尹秀铉 ,  崔在承 ,  许祯训

IPC: G11C11/4063

Abstract: 提供了集成电路、控制存储器件的操作定时的方法、应用处理器和电力管理器。所述应用处理器包括：电力管理器，被配置为在多个操作电力等级当中确定第一操作电力等级，确定与第一操作电力等级相应的第一定时容限，生成指示第一定时容限的第一格雷码信号，以及输出第一格雷码信号；和第一存储器件，被配置为根据由第一格雷码信号指示的第一定时容限调整操作定时，其中，所述电力管理器被配置为向第一存储器件提供第一操作电力等级。

公开(公告)号：CN108804734A

公开(公告)日：2018-11-13

申请号：CN201810160711.3

申请日：2018-02-27

Applicant: 三星电子株式会社

Inventor： 李钟馝 ,  朴琫一 ,  金汶洙 ,  许铣益

IPC: G06F17/50

Abstract: 本发明提供一种设计集成电路的方法及其系统。所述设计集成电路的方法包括：产生配线数据，所述配线数据对应于集成电路中所包含的网，所述配线数据包括与所述网对应的配线的金属层信息及所述配线的物理信息；利用所述配线数据中所包含的所述配线的所述物理信息来执行时序分析，以产生时序分析数据；以及根据所述时序分析数据来改变所述集成电路的布局。

公开(公告)号：CN117272924A

公开(公告)日：2023-12-22

申请号：CN202311314082.2

申请日：2018-02-27

Applicant: 三星电子株式会社

Inventor： 李钟馝 ,  朴琫一 ,  金汶洙 ,  许铣益

IPC: G06F30/398 ,  G06F30/392

Abstract: 本发明提供一种设计集成电路的方法。所述方法包括：使用至少一个处理器执行合成运算，以从关于集成电路的输入数据产生网表；使用至少一个处理器来放置及路由标准单元，以产生布局数据及配线数据，标准单元使用网表来定义所述集成电路；使用至少一个处理器从布局数据提取寄生分量；以及使用至少一个处理器基于布局数据及配线数据、根据时序约束条件来执行集成电路的时序分析。

公开(公告)号：CN108804734B

公开(公告)日：2023-11-07

申请号：CN201810160711.3

申请日：2018-02-27

Applicant: 三星电子株式会社

Inventor： 李钟馝 ,  朴琫一 ,  金汶洙 ,  许铣益

IPC: G06F30/398 ,  G06F30/392

Abstract: 本发明提供一种设计集成电路的方法及其系统。所述设计集成电路的方法包括：产生配线数据，所述配线数据对应于集成电路中所包含的网，所述配线数据包括与所述网对应的配线的金属层信息及所述配线的物理信息；利用所述配线数据中所包含的所述配线的所述物理信息来执行时序分析，以产生时序分析数据；以及根据所述时序分析数据来改变所述集成电路的布局。