公开(公告)号：CN116544109A

公开(公告)日：2023-08-04

申请号：CN202310086298.1

申请日：2023-02-01

Applicant: 三星电子株式会社

Inventor： 郑祥教 ,  李赞美 ,  李河英 ,  千广熙 ,  韩承憙

IPC: H01L21/308 ,  H01L21/311 ,  H10B12/00

Abstract: 一种制造半导体器件的方法，包括：通过使用第一材料在特征层上形成多个参考图案和外围图案，使得外围图案连接到多个参考图案的端部；通过使用第二材料在多个参考图案中的每一个参考图案的两个侧壁上形成多个第一间隔物；去除多个参考图案；通过使用第一材料在多个第一间隔物中的每一个第一间隔物的两个侧壁上形成多个第二间隔物；去除多个第一间隔物，使得多个第二间隔物和外围图案保留在特征层上；以及通过使用多个第二间隔物和外围图案作为蚀刻掩模来图案化特征层。

公开(公告)号：CN110752202A

公开(公告)日：2020-02-04

申请号：CN201910665606.X

申请日：2019-07-23

Applicant: 三星电子株式会社

Inventor： 权赫宇 ,  李河英 ,  崔炳德 ,  秋成旼

IPC: H01L23/522

Abstract: 提供了一种半导体器件。所述半导体器件包括基底、位于基底上的底电极、靠近底电极的侧壁位于基底上的第一支撑层、覆盖底电极的侧壁和顶表面的介电层以及位于介电层上的顶电极。底电极包括第一部分。底电极的第一部分可以位于第一支撑层上。