帧缓冲压缩电路和图像处理设备
    1.
    发明公开

    公开(公告)号:CN114095775A

    公开(公告)日:2022-02-25

    申请号:CN202110837651.6

    申请日:2021-07-23

    Inventor: 李庆九

    Abstract: 提供了帧缓冲压缩电路和图像处理设备。所述图像处理设备包括:存储器,被配置为存储压缩数据;以及帧缓冲器压缩电路,包括编码器电路和解码器电路,编码器电路被配置为对源数据中的至少一些进行压缩以生成压缩数据并将压缩数据发送到存储器,解码器电路被配置为从存储器读取压缩数据并对压缩数据进行解压缩,其中,压缩数据包括报头以及包含实际压缩数据和标志的净负荷,帧缓冲器压缩电路被配置在为标志中反映通过将与压缩数据对应的累积压缩率与参考压缩率进行比较而获得的结果,并且被配置为根据标志在有损模式或无损模式下执行压缩或解压缩。

    应用处理器和集成电路
    2.
    发明公开

    公开(公告)号:CN108958797A

    公开(公告)日:2018-12-07

    申请号:CN201810343336.6

    申请日:2018-04-17

    Inventor: 李庆九 李瑞勋

    Abstract: 公开应用处理器和集成电路。一种应用处理器(AP)包括知识产权(IP)块和具有第一命令控制器和第二命令控制器的系统总线。第一命令控制器和第二命令控制器中的每一个包括:命令分配器、命令缓冲器和命令仲裁器。每一个命令分配器从中央处理单元(CPU)接收第一命令至第三命令。每一个命令缓冲器从命令分配器顺序地接收第一命令和第二命令,并且在不同的时隙输出第一命令和第二命令。每一个命令仲裁器从命令缓冲器接收第一命令和第二命令并从命令分配器接收第三命令,并且选择性地输出第一命令、第二命令和第三命令。对应于第一命令的第一数据、对应于第二命令的第二数据以及运行标记被存储在命令缓冲器中。

    流水线系数可变长度编码

    公开(公告)号:CN100548050C

    公开(公告)日:2009-10-07

    申请号:CN200510124930.9

    申请日:2005-07-26

    CPC classification number: H03M7/40 H03M7/46 H04N19/42 H04N19/91 H04N19/93

    Abstract: 根据一种采用四级流水线的系数可变长度编码方法,通过对系数数据执行游程长度编码来获得包括游程、电平和最终数据的3-维值,其中,在传送3-维值之后,从传送的3-维值中获得可变比特矢量,并存储该可变比特矢量,并且其中,特别在流水线中断的情况下,该方法重新使用先前获得的3-维值以最小化处理时间,使得通过有效的流水线操作来迅速执行系数可变长度编码,并且可以以最少的时间恢复中断的流水线。

    流水线系数可变长度编码

    公开(公告)号:CN1758760A

    公开(公告)日:2006-04-12

    申请号:CN200510124930.9

    申请日:2005-07-26

    CPC classification number: H03M7/40 H03M7/46 H04N19/42 H04N19/91 H04N19/93

    Abstract: 根据一种采用四级流水线的系数可变长度编码方法,通过对系数数据执行游程长度编码来获得包括游程、电平和最终数据的3-维值,其中,在传送3-维值之后,从传送的3-维值中获得可变比特矢量,并存储该可变比特矢量,并且其中,特别在流水线中断的情况下,该方法重新使用先前获得的3-维值以最小化处理时间,使得通过有效的流水线操作来迅速执行系数可变长度编码,并且可以以最少的时间恢复中断的流水线。

Patent Agency Ranking