公开(公告)号：CN111834290A

公开(公告)日：2020-10-27

申请号：CN202010079164.3

申请日：2020-02-03

Applicant: 三星电子株式会社

Inventor： 权渡玹

IPC: H01L21/768

Abstract: 本发明提供制造集成电路器件的方法。制造集成电路器件的方法包括：在半导体基底上依序形成器件层、布线绝缘层及硬掩模层。所述方法包括分别使用具有第一开口的第一掩模层及具有第二开口的第二掩模层作为刻蚀掩模来依序移除所述硬掩模层的第一区及第二区。所述方法包括通过使用所述硬掩模层的一部分作为刻蚀掩模移除所述布线绝缘层的一部分来形成第一布线凹槽及第二布线凹槽，所述第一布线凹槽穿过所述布线绝缘层，所述第二布线凹槽具有比所述第一布线凹槽的深度小的深度。此外，所述方法包括形成处于所述第一布线凹槽及所述第二布线凹槽中的布线结构。

公开(公告)号：CN119786482A

公开(公告)日：2025-04-08

申请号：CN202410858606.2

申请日：2024-06-28

Applicant: 三星电子株式会社

Inventor： 权渡玹 ,  金善佑 ,  朴钟和 ,  方镛胜 ,  李在宪

IPC: H01L23/498 ,  H01L23/538

Abstract: 本公开提供了包括贯穿通路和布线层的半导体器件。所述半导体器件包括：半导体衬底；第一绝缘层，所述第一绝缘层设置在所述半导体衬底的第一表面上；贯穿通路，所述贯穿通路穿过所述半导体衬底和所述第一绝缘层两者；保护阻挡壁图案，所述保护阻挡壁图案设置在所述第一绝缘层内和所述贯穿通路的侧壁上；第一布线结构，所述第一布线结构设置在所述第一绝缘层内并且包括第一通路部分和第一布线部分；以及第二绝缘层，所述第二绝缘层设置在所述第一绝缘层的上表面上并且至少部分地覆盖所述第一布线结构的上表面和所述保护阻挡壁图案的上表面。