-
公开(公告)号：CN1109406C
公开(公告)日：2003-05-21
申请号：CN97191956.9
申请日：1997-01-30
Applicant: 三星电子株式会社
IPC: H03K19/094
CPC classification number: G06F7/5016 , G06F2207/4816 , H03K19/0013 , H03K19/0948
Abstract: 本发明公开了一种具有不会漏电的电平恢复电路(50)的可节约能量的旁路晶体管逻辑电路和使用这种电路的全加器。该逻辑电路包括具有若干个n型FET(M1-M4)的功能块(10)，该功能块完成输入(12，14，16，18)的至少一种逻辑功能以产生2个互补信号(20，22)，该互补信号(20，22)是一个弱高电平信号和一个强低电平信号，该逻辑电路还包括具有第一和第二CMOS反相器(52，54)的电平恢复块(50)，用于将该弱高信号恢复为强的或满程高电平信号并且防止漏电流流过被施加了弱高电平的第一和第二CMOS反相器(52，54)中的一个。
-
公开(公告)号：CN1304213A
公开(公告)日：2001-07-18
申请号：CN00134834.5
申请日：2000-11-30
Applicant: 三星电子株式会社
IPC: H03K5/153
CPC classification number: H03K3/356139 , H03K3/356156 , H03K3/356191
Abstract: 本发明提供一种可用于高速模数转换器的动态锁存器。包括放电单元,其响应一对差动输入信号中的一个和来自第二输出节点的信号将第一输出节点并联地放电,并响应另一对差动输入信号中的另一个和来自第一输出节点的信号将第二输出节点并联地放电,以及响应时钟信号从放电单元汲取电流的电流源。所述动态锁存器能够消除在现有的锁存器中可能发生的逆程电压,并且能够补偿由低速充电引起的缺点,使得能够改善操作速度。
-
Patent Agency Ranking
公开(公告)号：CN1134841C
公开(公告)日：2004-01-14
申请号：CN96110176.8
申请日：1996-07-24
Applicant: 三星电子株式会社
Inventor： 宋敏圭
IPC: H01L23/522
CPC classification number: H01L23/5222 , H01L2924/0002 , Y10S257/923 , H01L2924/00
Abstract: 一种集成电路，包括：在一微电子衬底上的多个微电子器件；在微电子衬底上的多个金属配线层，多个金属配线层包括一个具有多个导电区域的外部金属配线层；在外部金属配线层上的一钝化层，其填充在所述外部金属配线层中的所述多个导电区域的间隙；在钝化层上的一模具化合物，所述钝化层阻止所述模具化合物在所述外部导电层中的所述多个导电区域之间延伸，从而消除在外部金属配线层上的模具化合物的电容性负荷。本发明装置即不增加生产成本、结构又简单，可不受模具化合物所引起的寄生电容增加的影响，提高了半导体封装器件的可靠性。
-
公开(公告)号：CN1300135A
公开(公告)日：2001-06-20
申请号：CN00134485.4
申请日：2000-12-04
Applicant: 三星电子株式会社
IPC: H03M7/00
Abstract: 提供了一种高速低功耗编码器及其编码方法。该编码器包含:一个切换单元,用于接收成序列被接收的预定比特数目的thermal代码,并输出所接收的比特中的一个比特,作为最高有效位,并且并行输出其它的比特;和一个编码器,用于将从所述切换单元接收的各个比特分为有预定数目的比特的多个组,将每个组中的多个比特编码为预定数目的比特,使用没有被各组使用的比特来选择编码比特的一个组,并且,输出最低有效位以及来自所述切换单元的最高有效位。
-
公开(公告)号：CN1150332A
公开(公告)日：1997-05-21
申请号：CN96110176.8
申请日：1996-07-24
Applicant: 三星电子株式会社
Inventor： 宋敏圭
IPC: H01L21/98
CPC classification number: H01L23/5222 , H01L2924/0002 , Y10S257/923 , H01L2924/00
Abstract: 一种能克服寄生电容影响的半导体封装装置及金属配线的寄生电容的计算方法。该装置可计算由于模具化合物质而引起的金属配线之间寄生电容的增加值，并根据对计算结果的分析，从工艺上或电路方面设法克服模具化合物质所产生的寄生电容的影响，本发明装置既不增加生产成本、结构又简单，可不受模具化合物所引起的寄生电容增加的影响，提高了半导体封装装置的可靠性。
-
公开(公告)号：CN1144370C
公开(公告)日：2004-03-31
申请号：CN00134485.4
申请日：2000-12-04
Applicant: 三星电子株式会社
IPC: H03M7/00
Abstract: 提供了一种高速低功耗编码器及其编码方法。该编码器包含：一个切换单元，用于接收成序列被接收的预定比特数目的thermal代码，并输出所接收的比特中的一个比特，作为最高有效位，并且并行输出其它的比特；和一个编码器，用于将从所述切换单元接收的各个比特分为有预定数目的比特的多个组，将每个组中的多个比特编码为预定数目的比特，使用没有被各组使用的比特来选择编码比特的一个组，并且，输出最低有效位以及来自所述切换单元的最高有效位。
-
公开(公告)号：CN1209916A
公开(公告)日：1999-03-03
申请号：CN97191956.9
申请日：1997-01-30
Applicant: 三星电子株式会社
IPC: H03K19/094
CPC classification number: G06F7/5016 , G06F2207/4816 , H03K19/0013 , H03K19/0948
Abstract: 本发明公开了一种具有不会漏电的电平恢复电路(50)的可节约能量的旁路晶体管逻辑电路和使用这种电路的全加器。该逻辑电路包括具有若干个n型FET(M1－M4)的功能块(10),该功能块完成输入(12,14,16,18)的至少一种逻辑功能以产生2个互补信号(20,22),该互补信号(20,22)是一个弱高电平信号和一个强低电平信号,该逻辑电路还包括具有第一和第二CMOS反相器(52,54)的电平恢复块(50),用于将该弱高信号恢复为强的或满程高电平信号并且防止漏电流流过被施加了弱高电平的第一和第二CMOS反相器(52,54)中的一个。
-
-
-
-
-
-
Search Results
7
records
(took 0.025 seconds)
