公开(公告)号：CN118695587A

公开(公告)日：2024-09-24

申请号：CN202410329509.4

申请日：2024-03-21

Applicant: 三星电子株式会社

Inventor： 宋仑祜 ,  金俊澈 ,  金甫洙 ,  金艺智 ,  孙寿彬 ,  尹现敦 ,  李南暻

IPC: H10B12/00

Abstract: 一种集成电路器件，包括：基板，包括单元阵列区和靠近单元阵列区的外围电路区；隔离层，限定外围电路区中的基板的有源区，隔离层包括第一绝缘图案和围绕第一绝缘图案的第二绝缘图案；以及在外围电路区中的基板上的栅极结构，其中第二绝缘图案包括限定在垂直方向上凹入到基板的上表面中的凹陷的一个或更多个表面，垂直方向垂直于基板的上表面延伸。

公开(公告)号：CN117479532A

公开(公告)日：2024-01-30

申请号：CN202310880285.1

申请日：2023-07-17

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  金冈昱 ,  柳镐仁 ,  宋仑祜 ,  李达铉

IPC: H10B12/00

Abstract: 公开了半导体存储器件和制造方法。例如，一种半导体存储器件可以包括具有彼此相邻的第一有源图案和第二有源图案的衬底，沟槽将第一有源图案和第二有源图案分开。第一有源图案包括第一源极/漏极区，第二有源图案包括第二源极/漏极区。第二源极/漏极区包括与第一源极/漏极区相邻的第一侧壁表面和第二侧壁表面以及连接第一侧壁表面和第二侧壁表面的连接表面。第二侧壁表面从第一侧壁表面相对于第一源极/漏极区向后缩进。半导体存储器件还包括在第一有源图案和第二有源图案之间的沟槽中的器件隔离层，其中器件隔离层在第二源极/漏极区的第一侧壁表面上。位线在衬底上沿第一方向延伸，位线包括电连接到第一源极/漏极区的接触部分。半导体存储器件还包括在器件隔离层上、在位线的接触部分的侧壁上以及在第二源极/漏极区的第二侧壁表面上的下间隔物。此外，半导体存储器件包括：联接到第二源极/漏极区的接触，下间隔物的一部分在接触和位线的接触部分之间；在接触上的着落垫；以及在着落垫上的数据存储元件。