-
公开(公告)号：CN118431208A
公开(公告)日：2024-08-02
申请号：CN202410097335.3
申请日：2024-01-23
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/538
Abstract: 一种半导体封装包括：第一半导体芯片、堆叠在第一半导体芯片上的第二半导体芯片、以及电耦接到第一半导体芯片的下表面的多个外部连接端子。第一半导体芯片包括：衬底，包括下表面和相对的上表面；在下表面的下部中的下布线层，包括第一多个布线图案；在上表面的上部中的上布线层，包括第二多个布线图案；多个贯穿结构，将下布线层电耦接到上布线层，并且穿透衬底；以及宏单元，设置在多个贯穿结构之间。至少一个贯穿结构在距下布线层的布线图案的重叠距离内在竖直方向上与该布线图案部分地重叠。
Search Results
1
records
(took 0.017 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
