公开(公告)号：CN110277403B

公开(公告)日：2024-03-12

申请号：CN201910159325.7

申请日：2019-03-04

Applicant: 三星电子株式会社

Inventor： 刘韩根 ,  张大铉

IPC: H10B43/35 ,  H10B43/10 ,  H10B43/27

Abstract: 提供了制造三维半导体存储器件的方法。一种方法可以包括：在衬底上形成模结构，该膜结构包括沟道区域和在沟道区域之间的非沟道区域；在模结构上形成多层掩模层，该多层掩模层包括顺序地堆叠的第一掩模层、蚀刻停止层和第二掩模层；形成暴露沟道区域中的模结构的掩模孔；形成暴露非沟道区域中的第一掩模层的虚设掩模孔以及覆盖由掩模孔和虚设掩模孔暴露的第二掩模层的侧壁的缓冲间隔物。该方法可以包括使用该多层掩模层作为蚀刻掩模来蚀刻模结构以在沟道区域中形成沟道孔。

公开(公告)号：CN110277403A

公开(公告)日：2019-09-24

申请号：CN201910159325.7

申请日：2019-03-04

Applicant: 三星电子株式会社

Inventor： 刘韩根 ,  张大铉

IPC: H01L27/1157

Abstract: 提供了制造三维半导体存储器件的方法。一种方法可以包括：在衬底上形成模结构，该膜结构包括沟道区域和在沟道区域之间的非沟道区域；以及在模结构上形成多层掩模层，该多层掩模层包括顺序地堆叠的第一掩模层、蚀刻停止层和第二掩模层。该多层掩模层可以包括暴露沟道区域中的模结构的掩模孔、暴露非沟道区域中的第一掩模层的虚设掩模孔、以及覆盖由掩模孔和虚设掩模孔暴露的第二掩模层的侧壁的缓冲间隔物。该方法可以包括使用该多层掩模层作为蚀刻掩模来蚀刻模结构以在沟道区域中形成沟道孔。