用于执行算术运算的硬件

    公开(公告)号:CN102918495A

    公开(公告)日:2013-02-06

    申请号:CN201180012812.2

    申请日:2011-01-07

    发明人: 大卫·莫洛尼

    IPC分类号: G06F9/302

    CPC分类号: G06F17/16 G06F9/3001

    摘要: 用于执行一系列算术运算的硬件。所述硬件包括:计划机,其能够运行以基于指示所述矩阵中的条目是否为零的所述位图来生成指令计划。所述硬件还包括算术线路,所述算术线路构造成根据所述计划来对所述矩阵执行算术运算。

    用于压缩数据的电路和利用该电路的处理器

    公开(公告)号:CN101689863A

    公开(公告)日:2010-03-31

    申请号:CN200880016010.7

    申请日:2008-03-14

    发明人: 大卫·莫洛尼

    IPC分类号: H03M7/30

    摘要: 本申请解决计算系统设计中使存储器访问成本最小这一根本问题。这是对计算机系统设计的一个根本限制,因为无论存储器技术或者连接到处理器的方式如何,都存在对在给定时间内可以在处理器与存储器之间传送多少数据的最大限制,这就是可用存储器带宽,并且可用存储器带宽对计算能力的限制通常称为“存储墙”。提供的解决方案创建要被压缩的数据结构的图,该图代表非平凡数据值(例如非零值)在结构中的位置并且从结构删除平凡数据值以提供压缩结构。

    运用平凡算术运算的处理器

    公开(公告)号:CN101689105A

    公开(公告)日:2010-03-31

    申请号:CN200880016140.0

    申请日:2008-03-16

    发明人: 大卫·莫洛尼

    IPC分类号: G06F9/30 G06F9/302 G06F7/57

    CPC分类号: G06F9/30101 G06F9/3001

    摘要: 本申请涉及处理器领域,尤其涉及算术运算的执行。许多由处理器执行的计算由大量简单运算组成。结果,乘法运算可能需要相当多的时钟周期来完成。本申请提供了一种具有平凡操作数寄存器的处理器,其中在执行存储在数据存储器中的数据值的算术运算或存储运算时,使用平凡操作数寄存器。

    使用边界位图对图像分类的改善

    公开(公告)号:CN109661671A

    公开(公告)日:2019-04-19

    申请号:CN201780044333.6

    申请日:2017-06-06

    摘要: 本文公开了用于用边界位图来改善图像分类的方法、系统、装置和制品。示例性公开的装置包括:轮廓引擎(110),其用于:识别所述图像内的前景轮廓;基于所述前景轮廓的边界来生成边界框;以及生成识别前景的单元格和背景的单元格的编码的轮廓矩阵;卷积单元格选择器(112),其用于对所述编码的轮廓矩阵进行卷积以生成卷积的位图矩阵;以及过滤单元格选择器(116),其用于通过以下操作识别所述卷积的位图矩阵的合格块来改善图像分类效率:保留满足单元格保留门限的所述卷积的位图矩阵的第一相应单元格;以及去除不满足所述单元格保留门限的所述卷积的位图矩阵的第二相应单元格。

    低功率计算成像
    7.
    发明公开

    公开(公告)号:CN107077186A

    公开(公告)日:2017-08-18

    申请号:CN201580051324.0

    申请日:2015-07-29

    IPC分类号: G06F1/32 G06T1/20 G06F15/80

    摘要: 本申请公开了一种计算设备(100),所述计算设备可以提供用于计算成像的低功率、高能力计算平台。所述计算设备可以包括一个或多个处理单元,例如一个或多个向量处理器(102)以及一个或多个硬件加速器(104)、智能存储器结构(106)、外围设备(108)、以及功率管理模块(110)。所述计算设备可以与外部设备(如一个或多个图像传感器、加速度计、陀螺仪、或任何其他合适的传感器设备)进行通信。

    用于执行算术运算的硬件

    公开(公告)号:CN102918495B

    公开(公告)日:2016-08-31

    申请号:CN201180012812.2

    申请日:2011-01-07

    发明人: 大卫·莫洛尼

    IPC分类号: G06F9/302

    CPC分类号: G06F17/16 G06F9/3001

    摘要: 用于执行一系列算术运算的硬件。所述硬件包括:计划机,其能够运行以基于指示所述矩阵中的条目是否为零的所述位图来生成指令计划。所述硬件还包括算术线路,所述算术线路构造成根据所述计划来对所述矩阵执行算术运算。