-
公开(公告)号：CN118868811A
公开(公告)日：2024-10-29
申请号：CN202411349686.5
申请日：2024-09-26
申请人： 玖矽科技(无锡)有限公司
摘要： 本发明公开了一种用于传感器信号调理电路的可编程增益放大器，涉及集成电路技术领域，解决了三运放放大器的电阻匹配对电路总共模抑制比影响较大的技术问题，其技术方案要点是该可编程增益放大器包括斩波电路和两级运放电路，通过斩波电路对电路的1/f噪声和失调进行降低；通过高增益的运放结构提高PGA的精度，从而使PGA具有高增益、低噪声和低失调等特性。
-
公开(公告)号：CN118245415B
公开(公告)日：2024-08-20
申请号：CN202410451892.0
申请日：2024-04-16
申请人： 玖矽科技(无锡)有限公司
摘要： 本发明公开了一种基于二线通信协议的通讯方法，涉及IC通信技术领域，解决了IC通讯成本较高的技术问题，其技术方案要点是仅通过一根时钟线CLK和一根数据线DATA即可完成通信，且在通信完成后(确保不出现数据在时钟信号为低电平时有高电平到低电平地变化的情况下)可极大程度地释放时钟管脚和数据管脚(被其他功能使用)，硬件资源开销很小；用n+2个时钟周期最多能采样n+1个数据位，通信协议简单高效，极大降低了IC的生产和通信成本，也最终能降低用户的购买和使用成本。
-
公开(公告)号：CN118171634A
公开(公告)日：2024-06-11
申请号：CN202410427054.X
申请日：2024-04-10
申请人： 玖矽科技(无锡)有限公司
IPC分类号： G06F30/398 , G06F30/396 , G06F30/392 , G06F30/3947 , G06F111/04
摘要： 本发明公开了一种基于寄存器区域约束的时序优化方法、系统、设备及介质，涉及集成电路物理设计技术领域，所述时序优化方法包括以下具体步骤：S1、对所有路径进行时序分析以找出违例路径；S2、对所述违例路径上的寄存器单元进行定位，得到寄存器单元的位置坐标，其中，所述寄存器单元包括第一寄存器和第二寄存器；S3、对所述第一寄存器和所述第二寄存器的布局区域约束进行创建；S4、根据所述布局区域约束完成时序优化。本申请解决了时序修复中减小线延迟方法存在局限性的技术问题，其技术方案要点是通过约束寄存器单元的布局区域，可以有效地减小时序违例路径的互连线长度，不仅可以降低线延迟，修复时序违例，同时也可以减小信号过渡时间，从而减少缓冲器单元的插入，在一定程度上减小芯片使用面积和降低功耗。
-
公开(公告)号：CN118535096A
公开(公告)日：2024-08-23
申请号：CN202410696140.0
申请日：2024-05-31
申请人： 玖矽科技(无锡)有限公司
IPC分类号： G06F3/06
摘要： 本发明公开了一种MCU内部eFLASH访问加速的电路结构及方法，涉及数字芯片设计技术领域，通过在CPU总线和FLASH控制器之间插入一个指令访问优化控制模块IAOC，IAOC一侧面向CPU，使用跟CPU相同的时钟，IAOC的另一侧面向FLASH控制器，使用跟FLASH访问周期匹配的时钟频率，根据指令特性不停地把指令代码从FLASH中转移到IAOC中。实现将MCU内部CPU的运行频率与FLASH的访问速度限制解耦，为中低端MCU的设计提供了一种新的架构方法；允许MCU以远高于FLASH访问速度的频率运行，充分发挥性能优势，实现了传统中低端MCU不可实现的功能特性；在几乎不增加芯片面积的前提下，明显提升了MCU芯片的性能。
-
公开(公告)号：CN118444613A
公开(公告)日：2024-08-06
申请号：CN202410540510.1
申请日：2024-04-30
申请人： 玖矽科技(无锡)有限公司
IPC分类号： G05B19/042
摘要： 本发明公开了一种精确时延控制方法及系统、微控制架构，涉及数字芯片设计领域，解决了传统MCU事件检测和控制的不确定性的技术问题，其技术方案要点通过将从IO端口检测到输入事件到CPU软件响应处理然后产生输出控制的总时间分割成输入事件采集时间、事件响应时间、软件额外插入延时和输出控制时间来分别进行计算和控制，从而实现了输入事件到输出控制的精确时延，解决了传统MCU无法满足事件严格同步的工业控制场景需求，实现了精确时延控制，系统级控制精度可以达到时钟周期级别。
-
公开(公告)号：CN118282375A
公开(公告)日：2024-07-02
申请号：CN202410371445.4
申请日：2024-03-29
申请人： 玖矽科技(无锡)有限公司
摘要： 本发明公开了一种基于通用管脚选择芯片工作模式的方法，涉及IC设计技术领域，解决了IC管脚成本较高的技术问题，其技术方案要点是使用两个非悬空的通用管脚分别作为CLK输入脚P2和DATA输入脚P1，上电时，在上电复位电路产生的复位信号POR的下降沿和延时电路产生的延时信号DLY的上升沿之间的时间窗口内，数据接收电路接收编码数据组，在比较电路中对接收到的编码数据组与固定数据组进行比较，如果两者相同则选择线SEL输出高电平否则SEL输出低电平。可用选择线SEL选择芯片的测试模式或工作模式，即完成了通用管脚选择芯片的测试模式或工作模式的目的。延时信号DLY的上升沿之后，通用管脚可为其他功能使用，无需额外硬件开销，减小了IC面积而降低了IC成本。
-
公开(公告)号：CN118245415A
公开(公告)日：2024-06-25
申请号：CN202410451892.0
申请日：2024-04-16
申请人： 玖矽科技(无锡)有限公司
摘要： 本发明公开了一种基于二线通信协议的通讯方法，涉及IC通信技术领域，解决了IC通讯成本较高的技术问题，其技术方案要点是仅通过一根时钟线CLK和一根数据线DATA即可完成通信，且在通信完成后(确保不出现数据在时钟信号为低电平时有高电平到低电平地变化的情况下)可极大程度地释放时钟管脚和数据管脚(被其他功能使用)，硬件资源开销很小；用n+2个时钟周期最多能采样n+1个数据位，通信协议简单高效，极大降低了IC的生产和通信成本，也最终能降低用户的购买和使用成本。
-
公开(公告)号：CN118411741A
公开(公告)日：2024-07-30
申请号：CN202410661265.X
申请日：2024-05-27
申请人： 玖矽科技(无锡)有限公司
摘要： 本发明公开了一种区分人手指按键操作和仿真手指按键操作的装置及方法，涉及按键操作技术领域，解决了不能区分人手指按键操作和仿真手指按键操作的技术问题，其技术方案要点通过对“活体组织透光率、脉搏频率和血氧饱和度”等特征进行测量从而对人手指和仿真手指进行区分，从而使得系统仅响应人的手指进行的按键操作，而忽略机器人的仿真手指进行的按键操作，最大程度的保障人具有操作按键的最高优先权。
-
公开(公告)号：CN118228677A
公开(公告)日：2024-06-21
申请号：CN202410348996.9
申请日：2024-03-26
申请人： 玖矽科技(无锡)有限公司
IPC分类号： G06F30/394 , G06F30/398
摘要： 本发明涉及集成电路物理设计技术领域，特别是涉及一种通过人工干预布局的布线拥塞解决方法，本发明基于预设的布图规划对标准单元的布局进行人工干预，包括以下具体步骤：S1、根据预设的数据流设置RTL模块的布局区域约束；S2、优化宏单元拐角处的RTL模块分布；S3、优化宏单元的摆放细节；S4、重新进行标准单元的布局后做全局布线的拥塞评估；S5、基于所述拥塞评估报告，决定是否进行局部绕线拥塞的优化。本发明先保证数据流的通畅，再优化局部拥塞问题。在完成标准单元的布局之后，基于全局布线的简化模型对布线拥塞进行评估，若出现布线拥塞问题，使用该策略可以通过合理的设计布局实现布线资源的最大化利用，从全局的角度缓解甚至解决布线拥塞。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.034 秒)
