-
公开(公告)号：CN117574847B
公开(公告)日：2024-11-19
申请号：CN202311606962.7
申请日：2023-11-29
申请人： 深圳国微芯科技有限公司
IPC分类号： G06F30/398
-
公开(公告)号：CN112329366B
公开(公告)日：2024-07-16
申请号：CN202011402824.3
申请日：2020-12-04
申请人： 深圳国微芯科技有限公司
IPC分类号： G06F30/331 , G06F30/398 , G06F115/02 , G06F111/02
摘要： 本发明公开的一种提高仿真效率的SOC系统验证方法、装置及系统，包括：对构成系统验证平台的硬件程序和待验证SOC芯片的硬件代码进行一次性的硬件程序编译；将软件激励的可执行文件和软件用户操作平台中的软件程序使用编译器编译生成软件程序可执行文件；先运行硬件程序编译后的文件，随后运行软件程序编译后的可执行文件，进行软硬件协同仿真；软硬件协同仿真运行结束后，向软件用户操作平台发送验证报告并显示；本发明通过软件程序输入测试激励，软件加载嵌入式软件代码到SOC芯片的程序存储器中，加载完成后再让SOC芯片启动，启动之后就会从程序存储器中加载代码执行，即可达到一次硬件编译之后，该硬件匹配多个测试激励的目的。
-
公开(公告)号：CN112257366B
公开(公告)日：2024-05-07
申请号：CN202011091880.X
申请日：2020-10-13
申请人： 深圳国微芯科技有限公司
IPC分类号： G06F30/3323
摘要： 本发明公开了一种用于等价性验证的CNF生成方法及系统，所述方法包括：接收参考电路和与参考电路相应的实现电路，将所述参考电路和所述实现电路相对应的两个比较点分别对应的逻辑锥的输出加异或门进行合并，对合并后的逻辑锥的每个节点进行编号；将合并后的逻辑锥的锥底编号与CNF公式进行绑定，从锥底开始迭代，构建合并后的逻辑锥的CNF表达式；将得到的CNF表达式导入miniSat求解器中进行验证，如果验证结果是不满足,则表示所述参考电路和所述实现电路相对应的两个比较点分别对应的逻辑锥是等价的，如果验证结果是满足，则表示不等价。采用本发明的技术方案，可直接用于等价性验证。
-
公开(公告)号：CN117875259A
公开(公告)日：2024-04-12
申请号：CN202410044306.0
申请日：2024-01-11
申请人： 深圳国微芯科技有限公司
IPC分类号： G06F30/398 , G06F30/392
摘要： 本发明公开了一种物理验证分布式方法，包括：筛选出版图中的稀疏层，并将剩余的层定义为非稀疏层；对非稀疏层进行切分，得到多个分割块；检查每一层的约束规则，当约束规则为切分后的分割块的局部规则，则为该分割块增加临界保护区域，当约束规则为切分后的分割块的全局规则，在主机端建立各多边形的全局的连接关系，将分割后相互连通的分割块中的多边形赋予相同的唯一标识，再将该相同的唯一标识传递给分割块对应的客户端；各客户端执行相应的任务，并更新DP信息。本发明具有更好的线性度。
-
公开(公告)号：CN117010306A
公开(公告)日：2023-11-07
申请号：CN202310795423.6
申请日：2023-06-30
申请人： 深圳国微芯科技有限公司
IPC分类号： G06F30/327
摘要： 本发明公开了一种RTL逻辑综合中的存储器的优化方法，包括：步骤1，基于存储器的端口信号对待优化的存储器进行定义；步骤2，对电路设计中的存储器实例进行遍历，查找与已定义的存储器的端口信号一致的存储器实例；步骤3，针对每一个找到的存储器实例的每一个存储单元，分析其初始数据和/或写使能信号的状态，根据分析的结果将无效的存储器实例删除，或者将存储器实例对应的无效端口删除，或者将对应的数据位设置为X。本发明可以对特定的存储器进行结构冗余的优化，可以提升逻辑综合的速度。
-
公开(公告)号：CN116957081A
公开(公告)日：2023-10-27
申请号：CN202310795359.1
申请日：2023-06-30
申请人： 深圳国微芯科技有限公司
IPC分类号： G06N5/04
摘要： 本发明公开了一种基于LBD和Berkmin策略删除学习子句的方法，采用混合删除策略，首先，在满足LBD删除策略的删除条件时，按照LBD值执行删除操作；然后，在满足Berkmin删除策略的删除条件时，按照活性值执行Berkmin删除操作。改变了传统LBD删除策略中固定冲突次数删除的方式，同时根据LBD阈值调节删除学习子句的数量，改善了传统LBD删除策略中每次删除一半数量学习子句的激进方式。由于LBD删除策略中执行删除操作时删除的学习子句的数量较少，可能导致学习子句数量爆炸，在后续的Berkmin删除策略中，按照学习子句活性进行重新排序，并对活性值较小的一半，按照学习子句的相关性（年龄、长度、活性值等）执行删除操作。本发明的方法简单，有效地提高了求解器的求解速度。
-
公开(公告)号：CN110928682B
公开(公告)日：2023-06-09
申请号：CN201911109177.4
申请日：2019-11-13
申请人： 深圳国微芯科技有限公司
发明人： 林铠鹏
摘要： 本发明公开了一种外部设备访问计算机内存的方法，包括步骤：所述外部设备向计算机申请一定大小的内存空间，并接收所述计算机反馈的多个内存块；所述外部设备通过顺序存储结构或链式存储结构建立外部设备和计算机的内存映射关系；当所述外部设备发起读写操作，根据所述外部设备和计算机的内存映射关系找到计算机中对应的偏移地址，生成读写操作猝发指令，在计算机的内存上实现读写操作。本发明可以实现快速地连续地访问计算机内存的多个不连续内存区域，提升计算机操作系统和外部设备访问内存的速度。
-
公开(公告)号：CN116029237A
公开(公告)日：2023-04-28
申请号：CN202211544087.X
申请日：2022-11-30
申请人： 深圳国微芯科技有限公司
IPC分类号： G06F30/331 , G06F115/06
摘要： 本发明公开了一种基于FPGA原型验证的等价性验证方法及系统，所述方法包括：步骤S1:接收RTL、门级网表和FPGA网表对应的电路模型CRTL、CGATE、CFPGA，每个电路模型中都有N个相应的比较点，N为自然数；步骤S2:建立搜索电路，同时对电路模型CRTL、CGATE、CFPGA的比较点进行匹配，并根据匹配的比较点将分别电路模型CRTL、CGATE、CFPGA划分为多个相应的逻辑锥；步骤S3:同时对电路模型CRTL、CGATE、CFPGA中相应的逻辑锥进行等价性验证。采用本发明的基于FPGA原型验证的等价性验证方法，可以提高FPGA原型验证的准确性。
-
公开(公告)号：CN115906731A
公开(公告)日：2023-04-04
申请号：CN202211537212.4
申请日：2022-12-01
申请人： 深圳国微芯科技有限公司
IPC分类号： G06F30/3323
摘要： 本发明公开了一种电路的划分方法、等价性验证方法、存储介质。其中电路的划分方法，包括：先对参考电路与实现电路的组合逻辑进行等价性验证，得到匹配失败的寄存器和/或组合逻辑等价性验证不通过的寄存器；将得到的匹配失败的寄存器和/或组合逻辑等价性验证不通过的寄存器作为分割可能节点，查找各分割可能节点的所有锥顶；当任意两个分割可能节点具有相同的锥顶，则划分为一组；以组为单位对所述参考电路及其对应的实现电路进行划分，将一组内的寄存器以及对应的组合电路划分为局部电路。本发明可以简化大规模网表电路等价性验证的复杂度，使得大规模网表电路等价性验证的效率提升。
-
公开(公告)号：CN115618889A
公开(公告)日：2023-01-17
申请号：CN202211204468.3
申请日：2022-09-29
申请人： 深圳国微芯科技有限公司
IPC分类号： G06F40/58 , G06F40/242 , G06N3/04 , G06N3/08 , G06F30/3308
摘要： 本发明公开了一种基于深度学习的信号映射方法及计算机存储介质，所述方法包括：采用验证综合工具的信号名映射数据作为训练样本对机器翻译深度学习模型进行训练，得到信号预测模型，所述信号名映射数据包括输入至验证综合工具的源信号名和经过综合工具映射后的信号名；采用所述信号预测模型根据输入的源信号名得出映射后的信号名。采用本发明的技术方案，可以快速地获取集成电路验证综合工具的信号映射规则，便于验证调试。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.047 秒)
