-
公开(公告)号：CN118164429B
公开(公告)日：2024-07-02
申请号：CN202410587503.7
申请日：2024-05-13
申请人： 成都航天博目电子科技有限公司
摘要： 本发明公开了一种用于微纳器件的叠层结构及其制备方法，所述方法包括：在晶圆上涂敷光刻胶并进行软烤；使用光刻机和掩模版对光刻胶进行曝光，以将掩模版上的图形转移到晶圆上；使用显影液显影出倒梯形的光刻胶图像，两个光刻胶图像之间形成正梯形开口；在光刻胶图像和正梯形开口中沉积第一层材料；设定金属种子层，使用含有相同金属离子的电镀液，在第一层材料上电镀出电镀层金属；在电镀层金属上沉积第二层材料，形成叠层结构，所述叠层结构为沉积在正梯形开口中的第一层材料和第二层材料的组合；去除光刻胶保留所述叠层结构。本发明能够消除第一层材料之外的材料掉落或者直接沉积到衬底上的风险，提高第一层材料的阻障可靠性。
-
公开(公告)号：CN118508922A
公开(公告)日：2024-08-16
申请号：CN202410515767.1
申请日：2024-04-26
申请人： 成都航天博目电子科技有限公司
摘要： 本发明公开了一种有源滤波器芯片，包括差分输入端、运算放大器模块、输入网络模块、输出反馈网络模块、差分输出端，输入网络模块包括第一差分电阻对和第一差分电容对，输出反馈网络模块包括第二差分电阻对、第三差分电阻对、第三电容、第二差分电容对；第三电容与第一差分电阻对串联组成第一极点；第二差分电阻对与第二差分电容对串联后与第三差分电阻对并联组成第二极点；第一差分电阻对与第二差分电阻对串联后与第一差分电容对并联组成零点电路；第一差分电阻对与第三差分电阻对串联组成差分输入与输出反馈电阻对；第一串联电路与第三差分电阻对并联后与第三电容串联组成输出反馈网络。本发明能够在实现高阻带衰减的同时实现低延时抖动。
-
公开(公告)号：CN118448273A
公开(公告)日：2024-08-06
申请号：CN202410734268.1
申请日：2024-06-07
申请人： 成都航天博目电子科技有限公司
IPC分类号： H01L21/48 , H01L23/498 , H01L21/683 , H01L23/373 , B23K26/382
摘要： 本发明公开了一种金刚石基GaN器件通孔结构及其制备方法，所述方法包括；在硅衬底上生长金刚石层；使用脉冲激光对金刚石层进行通孔刻蚀；转移GaN外延层到临时键合载片上，并在GaN外延层上溅镀键合介质层；利用低温晶圆键合技术键合金刚石层和GaN外延层；移除GaN外延层上的临时键合载片，对GaN外延层进行正面器件工艺；刻蚀掉硅衬底并且刻蚀掉金刚石通孔所在位置处的键合介质层和GaN外延层形成背面通孔；在金刚石层的背面沉积种子层金属和厚金从而连接器件正面电极。本发明能解决金刚石基器件背面通孔接地难以制备的问题，提前对金刚石衬底进行开孔刻蚀可以避免激光刻蚀对GaN器件的损伤，提高器件的良品率，并且能够提高工艺效率，降低成本。
-
公开(公告)号：CN118164429A
公开(公告)日：2024-06-11
申请号：CN202410587503.7
申请日：2024-05-13
申请人： 成都航天博目电子科技有限公司
摘要： 本发明公开了一种用于微纳器件的叠层结构及其制备方法，所述方法包括：在晶圆上涂敷光刻胶并进行软烤；使用光刻机和掩模版对光刻胶进行曝光，以将掩模版上的图形转移到晶圆上；使用显影液显影出倒梯形的光刻胶图像，两个光刻胶图像之间形成正梯形开口；在光刻胶图像和正梯形开口中沉积第一层材料；设定金属种子层，使用含有相同金属离子的电镀液，在第一层材料上电镀出电镀层金属；在电镀层金属上沉积第二层材料，形成叠层结构，所述叠层结构为沉积在正梯形开口中的第一层材料和第二层材料的组合；去除光刻胶保留所述叠层结构。本发明能够消除第一层材料之外的材料掉落或者直接沉积到衬底上的风险，提高第一层材料的阻障可靠性。
-
公开(公告)号：CN118859560A
公开(公告)日：2024-10-29
申请号：CN202411320414.2
申请日：2024-09-23
申请人： 成都航天博目电子科技有限公司
摘要： 本发明公开了一种电光调制芯片封装结构，包括金属腔体和置于金属腔体内部的电光调制芯片本体、波导‑传输线转换探针、功率吸收负载芯片、直流馈电微带片、接地钼铜片和加电印制板；金属腔体的两端设置有矩形标准波导通道，射频信号从矩形标准波导通道馈入波导‑传输线转换探针，并通过接地钼铜片与电光调制芯片本体的两个射频输入端金丝键合，完成射频信号馈入，再通过电光调制芯片本体的两个射频输出端分别与功率吸收负载芯片金丝键合，完成射频输出信号的匹配吸收；加电印制板安装在下表面空腔内，直流馈电绝缘子焊接在加电印制板上。本发明能够显著降低毫米波及更高频率应用时封装结构的信号传输链路损耗，提高整个封装结构的信号传输效率。
-
公开(公告)号：CN118412273A
公开(公告)日：2024-07-30
申请号：CN202410881012.3
申请日：2024-07-03
申请人： 成都航天博目电子科技有限公司
IPC分类号： H01L21/28 , H01L29/423 , H01L29/778
摘要： 本发明公开了一种GaN HEMT器件的栅极制备方法、栅极以及GaN HEMT器件，所述方法包括：在衬底上形成GaN外延层，在GaN外延层上沉积第一介质层；在第一介质层上形成第一金属层；在要形成栅极金属结构的位置处对第一金属层和第一介质层进行开孔蚀刻，形成大窗口结构，露出该位置处的GaN外延层；在第一金属层以及露出的GaN外延层上沉积低介电常数材料的第二介质层；在大窗口结构中的第二介质层上方制作保护层；去除保护层覆盖以外的第二介质层，然后去除保护层；在第二介质层上方制作第二金属层；去除第二金属层下方以外的第二介质层；去除第一金属层；在第二金属层和第一介质层上进行SiN沉积形成第三介质层。本发明能够在抑制电流崩塌的同时，提高器件的截止频率。
-
公开(公告)号：CN118740088A
公开(公告)日：2024-10-01
申请号：CN202411230764.X
申请日：2024-09-04
申请人： 成都航天博目电子科技有限公司
IPC分类号： H03H7/30
摘要： 本发明公开了一种微波数控延时器芯片，包括射频信号输入端、输入信号开关路径选择电路、输出信号开关路径选择电路、延时通道电路、参考通道电路和微波信号输出端；输入信号开关路径选择电路的输入端与射频信号输入端连接，输入信号开关路径选择电路的输出端与参考通道电路的输入端和延时通道电路的输入端连接，参考通道电路的输出端和延时通道电路的输出端与输出信号开关路径选择电路的输入端连接，输出信号开关路径选择电路的输出端与微波信号输出端连接；参考通道电路包括用于调节信号幅度和信号均衡量的幅度与均衡量调节电路，延时通道电路包括多个串联连接的延时单元电路。本发明具有高幅度一致性、小型化、高集成度、低插损的有益效果。
-
公开(公告)号：CN118588547B
公开(公告)日：2024-10-01
申请号：CN202411067139.8
申请日：2024-08-06
申请人： 成都航天博目电子科技有限公司
IPC分类号： H01L21/28 , H01L21/027 , H01L21/033 , H01L29/423
摘要： 本发明公开了一种半导体器件的T型栅及其制备方法，所述方法包括：提供一片外延片；在外延片上依次设置第一层光刻胶和第二层光刻胶，第一层光刻胶是非光敏性光刻胶；使用i线光刻机对第二层光刻胶进行曝光，得到第一底切结构；对第一底切结构进行过显影，通过过显影得到相对于第一底切结构宽度缩小的第二底切结构；在第一层光刻胶和第二底切结构上沉积金属制作硬掩模；去除第二底切结构，通过等离子体刻蚀对第一层光刻胶进行刻蚀，形成栅极制作窗口；在栅极制作窗口中沉积金属，形成T型栅金属图形，去除硬掩模和第一层光刻胶，得到T型栅。本发明能够制备小栅长的T型栅，降低T型栅制备的设备成本和工艺成本，提高制备效率。
-
公开(公告)号：CN118588547A
公开(公告)日：2024-09-03
申请号：CN202411067139.8
申请日：2024-08-06
申请人： 成都航天博目电子科技有限公司
IPC分类号： H01L21/28 , H01L21/027 , H01L21/033 , H01L29/423
摘要： 本发明公开了一种半导体器件的T型栅及其制备方法，所述方法包括：提供一片外延片；在外延片上依次设置第一层光刻胶和第二层光刻胶，第一层光刻胶是非光敏性光刻胶；使用i线光刻机对第二层光刻胶进行曝光，得到第一底切结构；对第一底切结构进行过显影，通过过显影得到相对于第一底切结构宽度缩小的第二底切结构；在第一层光刻胶和第二底切结构上沉积金属制作硬掩模；去除第二底切结构，通过等离子体刻蚀对第一层光刻胶进行刻蚀，形成栅极制作窗口；在栅极制作窗口中沉积金属，形成T型栅金属图形，去除硬掩模和第一层光刻胶，得到T型栅。本发明能够制备小栅长的T型栅，降低T型栅制备的设备成本和工艺成本，提高制备效率。
-
公开(公告)号：CN118412273B
公开(公告)日：2024-08-27
申请号：CN202410881012.3
申请日：2024-07-03
申请人： 成都航天博目电子科技有限公司
IPC分类号： H01L21/28 , H01L29/423 , H01L29/778
摘要： 本发明公开了一种GaN HEMT器件的栅极制备方法、栅极以及GaN HEMT器件，所述方法包括：在衬底上形成GaN外延层，在GaN外延层上沉积第一介质层；在第一介质层上形成第一金属层；在要形成栅极金属结构的位置处对第一金属层和第一介质层进行开孔蚀刻，形成大窗口结构，露出该位置处的GaN外延层；在第一金属层以及露出的GaN外延层上沉积低介电常数材料的第二介质层；在大窗口结构中的第二介质层上方制作保护层；去除保护层覆盖以外的第二介质层，然后去除保护层；在第二介质层上方制作第二金属层；去除第二金属层下方以外的第二介质层；去除第一金属层；在第二金属层和第一介质层上进行SiN沉积形成第三介质层。本发明能够在抑制电流崩塌的同时，提高器件的截止频率。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.044 秒)
