锁相环电路
    2.
    发明授权

    公开(公告)号:CN1108662C

    公开(公告)日:2003-05-14

    申请号:CN97103357.9

    申请日:1997-03-20

    Inventor: 泷川浩

    CPC classification number: H03L7/0898

    Abstract: 在现有技术中,由于不能以简单地改变VCO控制电压VCP,所以就遇到不能使PLL的锁定速度和稳定度两者同时提高的问题。本发明通过输入误差信号*UP,使电容11的预充电电荷通过NMOS晶体管N11放电。从而使电容11的一端电压降低,转而使连接在电容11上的电荷泵控制晶体管P12的导通电阻作非线性下降。通过这样的做法,使VCO控制电压VCP在误差信号*UP脉冲宽度变窄的时候降低,在变宽的时候升高。

    微型计算机
    5.
    发明授权

    公开(公告)号:CN1123974C

    公开(公告)日:2003-10-08

    申请号:CN97102566.5

    申请日:1997-02-25

    Inventor: 藤井岳志

    CPC classification number: G06F9/3001 G06F9/30069

    Abstract: 在存于AD寄存器1中的位数据D0~D4的数目已超过了CPU2一次所能读出的位数的情况下,因为不能一次读出已存于AD寄存器1中位数据D0~D4的值,由于必须分成两次以上读出,故存在着不能迅速地识别作为AD转换结果的数字数据的问题。本发明解决这一问题的方法是:当从读出信号输出部分22输出低位4位读出指令信号c时,跳越电路25把与存于AD寄存器1中的位数据D0~D4中的高位2位数据D4的值对应的跳越信号e输出至CPU21中去。

    微型计算机
    7.
    发明公开

    公开(公告)号:CN1178346A

    公开(公告)日:1998-04-08

    申请号:CN97102566.5

    申请日:1997-02-25

    Inventor: 藤井岳志

    CPC classification number: G06F9/3001 G06F9/30069

    Abstract: 在存于AD寄存器1中的位数据D0~D4的数目已超过了CPU2一次所能读出的位数的情况下,因为不能一次读出已存于AD寄存器1中位数据D0~D4的值,由于必须分成两次以上读出,故存在着不能迅速地识别作为AD转换结果的数字数据的问题。本发明解决这一问题的方法是:当从读出信号输出部分22输出低位4位读出指令信号c时,跳越电路25把与存于AD寄存器1中的位数据D0~D4中的高位2位数据D4的值对应的跳越信号e输出至CPU21中去。

    集成电路卡
    10.
    发明授权

    公开(公告)号:CN1088875C

    公开(公告)日:2002-08-07

    申请号:CN95116986.6

    申请日:1995-08-31

    Inventor: 藤冈宗三

    CPC classification number: G07F7/1008 G06Q20/341 G06Q20/357

    Abstract: 在一种集成电路卡中,用户区具有使写口令有效的第一区和使读口令有效的第二区。当第一区的写命令与一个口令一起从读/写装置发送时,对该口令与写口令进行检验。当第二区的读命令与一个口令一起发送时,对该口令与读口令进行检验。检验结果是,当口令相同时,执行各命令。

Patent Agency Ranking