-
公开(公告)号：CN112345924B
公开(公告)日：2024-09-03
申请号：CN202011188517.X
申请日：2020-10-30
申请人： 上海兆芯集成电路股份有限公司
IPC分类号： G01R31/3185
摘要： 本发明提供一种扫描链控制电路，包括：通过测试电路板上的接口进行芯片测试而不需要通过引线端外接引线进行测试，当上述扫描链控制电路在管脚移位时钟的作用下时，该扫描链控制电路将管脚输入数据输入至扫描链测试电路并在进行测试后将测试完成的测试数据输出；当上述扫描链控制电路在寄存器移位时钟信号的作用下时，该扫描链控制电路将寄存器输入数据输入至扫描链测试电路进行测试后将测试完成的测试数据输出。本发明能够实现扫描链测试电路的测试数据输入/输出控制，提高测试灵活性之外，亦可在测试管脚不易外露或接触不良时仍得以测试芯片是否能正确运作。
-
公开(公告)号：CN113971151B
公开(公告)日：2024-07-26
申请号：CN202111264426.4
申请日：2021-10-28
申请人： 上海兆芯集成电路股份有限公司
摘要： 一种串行传输控制器，用以处理一存储器与一外部装置之间的数据传输，包括一微控制器、一调度单元、一传输单元，以及一截停控制单元。微控制器取得来自存储器的一管道数据，根据管道数据从存储器读取一转移请求区块。调度单元依据管道数据和转移请求区块，生成一传输请求。传输单元依据传输请求，完成转移请求区块的一数据包的传输，并且对应地输出一传输响应至一截停控制单元。传输响应包含一传输完成信号、转移请求区块尚未传输的数据长度，以及转移请求区块的一传输信息。当截停控制单元接收到传输响应，且转移请求区块尚未传输的数据长度大于0时，通知传输单元继续执行转移请求区块的下一数据包的传输。
-
公开(公告)号：CN113868172B
公开(公告)日：2024-06-18
申请号：CN202111142604.6
申请日：2021-09-28
申请人： 上海兆芯集成电路股份有限公司
IPC分类号： G06F13/40
摘要： 一种用于封装间、或芯片间的互连接口。一互连接口包括一第一发送器、一第一接收器、以及耦接在该第一发送器、以及该第一接收器之间的一电气物理层。一第一装置提供的数据由该第一发送器发送至该电气物理层传输至该第一接收器，供一第二装置从该第一接收器取出。该第一发送器包括一仲裁器，对该第一装置的多条信道进行仲裁，以从该第一装置取得数据。该第一发送器包括一分组产生器，将从该第一装置取得的数据制作成分组，再交由该电气物理层传输。该第一发送器还包括一第一缓存器，缓存从该第一装置取得的数据，供重传使用。
-
公开(公告)号：CN113868171B
公开(公告)日：2024-06-18
申请号：CN202111142579.1
申请日：2021-09-28
申请人： 上海兆芯集成电路股份有限公司
摘要： 一种互连系统，包含多个封装，以及第一互连接口。封装中的任两者藉由通过第一互连接口传输第一分组及第二分组，可互相存取彼此的硬件资源。第一分组包含第一互连信息，用以确立两封装之间的通信。第二分组包含第一数据负载，加载自两封装中的一者。封装包含第一封装及第二封装，第一封装及第二封装设置以通过第一互连接口互相连接。
-
公开(公告)号：CN117591444A
公开(公告)日：2024-02-23
申请号：CN202311360470.4
申请日：2023-10-19
申请人： 上海兆芯集成电路股份有限公司
IPC分类号： G06F12/0893 , G06F12/0877
摘要： 一种具有大容量最末级高速缓存的处理器。该处理器具有多个核心、一主存储节点、多个高速缓存片、以及网型互连。该等高速缓存片对应该等核心组成一最末级高速缓存。该网型互连将该主存储节点以及该等高速缓存片环型连接，并令彼此非环型相邻的至少两高速缓存片互连。
-
公开(公告)号：CN117555661A
公开(公告)日：2024-02-13
申请号：CN202311503488.5
申请日：2023-11-10
申请人： 上海兆芯集成电路股份有限公司
IPC分类号： G06F9/48
摘要： 本发明提供一种计算机系统与应用程序相容执行方法。该计算机系统以一混合架构处理器同时提供第一类型核以及第二类型核。第二类型核设计有该第一类型核未支持的特殊指令、或该第一类型核已变化语意的特殊指令。当第一类型核运行的一应用程序包括特殊指令时，切换由该第二类型核运行该应用程序。
-
公开(公告)号：CN117492850A
公开(公告)日：2024-02-02
申请号：CN202311632912.6
申请日：2023-11-30
申请人： 上海兆芯集成电路股份有限公司
IPC分类号： G06F9/4401 , G06F12/02
摘要： 本公开涉及系统管理模式技术领域，尤其涉及一种针对系统管理模式的控制方法、处理器和计算机系统，该方法应用于处理器，处理器包括至少一个逻辑核，该方法包括在各逻辑核进入系统管理模式之前进行初始化设置，初始化设置包括：为各逻辑核分配在系统管理模式下所需的系统管理内存；以及将与各逻辑核的系统管理内存相关的地址存储到至少一个模型特定寄存器MSR中。无需串行为各逻辑核设置系统管理内存，缩短了系统管理模式初始化所用的时间，提高了初始化的执行效率。
-
公开(公告)号：CN117350245A
公开(公告)日：2024-01-05
申请号：CN202311330149.1
申请日：2023-10-13
申请人： 上海兆芯集成电路股份有限公司
IPC分类号： G06F30/398 , G06F5/06
摘要： 内建验证功能的芯片以及芯片内建验证方法。芯片上多个关键点提供的信号集结成一运作信息。该芯片内建的验证硬件包括多个寄存器，供编写涉及顺序相关的事件的分支型触发条件。该验证硬件还包括一运算模块，相应满足该等寄存器所载的分支型触发条件的该运作信息，产生一除错提示。
-
公开(公告)号：CN117331676A
公开(公告)日：2024-01-02
申请号：CN202311628148.5
申请日：2023-11-30
申请人： 上海兆芯集成电路股份有限公司
摘要： 本公开涉及系统管理模式技术领域，尤其涉及一种系统管理模式进入方法、处理器和计算机系统，该方法应用于处理器，处理器包括至少一个逻辑核，该方法包括响应于系统管理中断，进入系统管理模式；将当前的状态信息存储至对应的状态保存区；将运行模式设置为目标运行模式；以及在目标运行模式下执行系统管理中断处理程序。可以直接确定出状态保存区的地址、核配置信息存储空间的地址以及系统管理中断处理程序的地址，各逻辑核每次进入系统管理模式后可以直接通过硬件设置进入目标运行模式，在执行系统管理中断处理程序时无需再进行模式切换这一固定操作，可以提高系统管理中断处理程序的执行效率。
-
公开(公告)号：CN111259203B
公开(公告)日：2023-08-25
申请号：CN202010017087.9
申请日：2020-01-08
申请人： 上海兆芯集成电路股份有限公司
IPC分类号： G06F16/901
摘要： 本发明公开一种数据压缩器及数据压缩方法，该数据压缩器包括：一哈希运算硬件，被配置为根据取自一原始数据串的一输入哈希键产生一哈希值，自一哈希表取得对应该哈希值的一哈希行，比对该哈希行的多个储存格，寻找对应该输入哈希键的至少一匹配哈希键；以及一储存器，储存该哈希表；该哈希行包括一前缀地址栏，储存一前缀地址。该哈希行的多个储存格各自载有一哈希键以及一偏移量，且该哈希运算硬件根据该前缀地址及所述匹配哈希键的该偏移量得到所述匹配哈希键的地址。
-
-
-
-
-
-
-
-
-
搜索结果
52 条记录 (耗时 0.057 秒)
