-
公开(公告)号：CN102917177B
公开(公告)日：2015-05-20
申请号：CN201210404529.0
申请日：2012-10-22
Applicant: 清华大学
Abstract: 本发明提出一种浮栅型图像传感器阵列结构及其读出方法，其中该浮栅型图像传感器阵列结构包括：n行m列像素单元，其中所有像素单元的源端与源线连通，每一行像素单元与字线连通，每一列像素单元中，第1行至第k行的像素单元与第一类位线连通，其中第一类位线沿第一方向延伸，第k+1行至第n行的像素单元与第二类位线连通，其中第二类位线沿第二方向延伸，其中n、m和k均为正整数，且第一方向与第二方向相反。本发明具有信号读取速度快的优点。
-
-
公开(公告)号：CN102568576B
公开(公告)日：2014-12-24
申请号：CN201210006319.6
申请日：2012-01-10
Applicant: 清华大学
Abstract: 本发明公开了属于快闪存储器应用技术领域的一种快闪存储器的操作方法。它包括以下步骤：1)对快闪存储器进行擦除操作，将存储单元浮栅上的电子拉出浮栅；2)在无光照的情况下对快闪存储器进行整体曝光；3)进行读取操作，经过读取电路放大后输出Vout1；4)在有光照的情况下对快闪存储器进行整体曝光；5)进行读取操作，经过读取电路放大后输出Vout2；6)快闪存储器最终的输出值Vout＝Vout1-Vout2。本发明的有益效果为：该方法能够实现信号的读取，操作简单并能有效降低系统的噪声，提高可靠性。
-
公开(公告)号：CN102270984B
公开(公告)日：2013-04-03
申请号：CN201110185191.X
申请日：2011-07-01
Applicant: 清华大学
IPC: H03K19/0185
Abstract: 本发明公开了属于集成电路设计技术领域的一种正高压电平转换电路。本发明的连接关系如下：VIN输入电压连接INV1反相器和第一自举电路的公共节点，INV1反相器还与第二自举电路连接，电压转换电路分别与第一自举电路、第二自举电路和VOUT输出电压连接。本发明的有益效果为：电路结构简单、转换速度快、功耗小。两个自举电路将低压控制信号的摆幅增大一倍，增强了电压转换电路中两个高压NMOS晶体管的驱动能力，从而减小了电压转换电路在电压转换过程中下拉NMOS晶体管与上拉PMOS晶体管间严重的竞争，降低了高压转换的功耗，本发明在很低的电源电压下仍然能够正常工作。
-
公开(公告)号：CN102982843A
公开(公告)日：2013-03-20
申请号：CN201210518687.9
申请日：2012-12-05
Applicant: 清华大学
Abstract: 本发明提出一种非挥发性存储单元，包括：第一存储子单元和第二存储子单元，用于存储数据；放大单元，所述放大单元与所述第一存储子单元和第二存储子单元相连，包括首尾相接第一反相器和第二反相器，用于感应和放大读取电流；第一读取控制单元和第二读取控制单元，所述第一读取控制单元和第二读取控制单元与所述放大单元串接，用于控制将放大单元感应的读取数据输出到位线；以及均衡电路，所述均衡电路用于提供高电压的泄放通道。本发明提出一种将读取管和放大单元的连接方式由并行连接改为串行连接的结构的非挥发性存储单元，该结构的非挥发性存储单元能减少静态消耗的电流。
-
Patent Agency Ranking
公开(公告)号：CN102932609A
公开(公告)日：2013-02-13
申请号：CN201210390989.2
申请日：2012-10-15
Applicant: 清华大学
Abstract: 本发明提出一种基于快闪存储器的图像传感器的数据读取方法，其中，图像传感器采用NOR构架快闪存储器的阵列结构，所有像素单元的漏端连通源线，同一行的像素单元栅极连接通字线，同一列像素单元的源端连通位线，并且每一个位线上连接偏置电流源、信号放大器和模数转换器，其特征在于，包括：在源线上加电源电压，在选中的一行像素单元对应的字线上加载读取电压，其余非选中行所在的像素单元对应的字线加载0V电压；每列位线上的电压通过各列的信号放大器和模数转换器进行放大和数字化处理并输出到片外。本发明提出的读取方法结构简单，能够有效实现图像信号的读取操作，有利于降低电路面积。
-
公开(公告)号：CN102917178A
公开(公告)日：2013-02-06
申请号：CN201210404877.8
申请日：2012-10-22
Applicant: 清华大学
Abstract: 本发明提出一种浮栅型图像传感器的字线译码电路布局结构，包括：浮栅型图像传感器，其中，浮栅型图像传感器包括n行m列像素单元，所有像素单元的源端与源线连通，其中每一列像素单元的漏端与位线连通，每一行像素单元的栅极与字线连通；第一字线译码电路和第二字线译码电路，其中，第一字线译码电路和第二字线译码电路具有相同结构，分别位于浮栅型图像传感器的字线方向的两侧，并通过字线读取信息。本发明具有两个字线译码电路，可同时工作，可以分别从阵列字线方向的两侧同时对选中的字线施加操作电压，可以增加一倍的字线驱动能力，进而增加一倍的字线充电速度，最终提高信号读取速度。
-
公开(公告)号：CN102917177A
公开(公告)日：2013-02-06
申请号：CN201210404529.0
申请日：2012-10-22
Applicant: 清华大学
Abstract: 本发明提出一种浮栅型图像传感器阵列结构及其读出方法，其中该浮栅型图像传感器阵列结构包括：n行m列像素单元，其中所有像素单元的源端与源线连通，每一行像素单元与字线连通，每一列像素单元中，第1行至第k行的像素单元与第一类位线连通，其中第一类位线沿第一方向延伸，第k+1行至第n行的像素单元与第二类位线连通，其中第二类位线沿第二方向延伸，其中n、m和k均为正整数，且第一方向与第二方向相反。本发明具有信号读取速度快的优点。
-
公开(公告)号：CN102568589A
公开(公告)日：2012-07-11
申请号：CN201210027861.X
申请日：2012-02-09
Applicant: 清华大学
IPC: G11C16/20
Abstract: 本发明公开了存储器设计技术领域中的一种快闪存储器的数据擦除复位方法。包括：对快闪存储器的存储单元进行擦除操作，使得存储单元的阈值电压小于预设电压；对存储单元施加第一读取电压，使得一部分存储单元的输出电压为0，另一部分存储单元的输出电压大于0且不饱和；对存储单元施加比第一读取电压高的第二读取电压，使得步骤2中输出电压为0的存储单元的输出电压大于0且不饱和。本发明省去了复杂费时的软编程操作，通过增加简单省时的读取操作来保证光信号强弱的检测范围不会降低。
-
公开(公告)号：CN1233086C
公开(公告)日：2005-12-21
申请号：CN03156438.0
申请日：2003-08-29
Applicant: 清华大学
IPC: H02M3/07
Abstract: 一种电荷泵电路属于模拟集成电路设计技术领域，尤其涉及非易失性存储器中高压电荷泵电路系统的设计。其特征是，它在时钟产生模块和耦合电容之间连接一个耦合电容控制器，其控制信号来自比较器输出端；它含有两个传输门，比较器输出端分别通过两个倒相器连接两个传输门PMOS管栅极，比较器输出端直接连接两个传输门NMOS管栅极；两个传输门输入端分别连接两相时钟信号，两个输出端分别交替连接电荷泵的耦合电容。还采用了耦合电容分离法，使电荷泵不会处于停止状态，在输出高压超过预值后仍具有一定驱动能力，使高压输出端电压值下降不会太快，以保持输出端电压稳定。本发明能够大大降低电荷泵的功耗，并能得到高精度的输出高压。
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.019 seconds)
