-
公开(公告)号：CN105226089B
公开(公告)日：2019-05-07
申请号：CN201510727727.4
申请日：2015-10-29
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331 , H01L21/324
Abstract: 本发明公开了一种IGBT芯片的制作方法，包括：通过离子注入的方式，将硼注入到IGBT器件中；对所述IGBT器件进行高温退火，激活注入到所述IGBT器件的硼，并使硼达到所述IGBT器件的预设深度，形成P阱；将磷通过高能离子注入的方式注入到所述P阱下的预定位置，并进行高温退火激活所述高能磷，形成所述IGBT器件的N阱。除此之外，本发明还公开了一种IGBT芯片，应用如上述的IGBT芯片的制作方法，包括P阱、N阱和基区，所述N阱设置于所述P阱和所述基区之间。所述IGBT芯片通过在P阱和基区之间制作杂质浓度较高的N阱，提高了沟道中载流子的移动能力，减少了阈值电压，减少长工艺偏差和时间成本，提高了工艺效率，降低了工艺成本。
-
公开(公告)号：CN104764988B
公开(公告)日：2018-01-09
申请号：CN201510148246.8
申请日：2015-03-31
Applicant: 株洲南车时代电气股份有限公司
IPC: G01R31/26
Abstract: 本发明公开了一种功率器件的失效测试电路和失效测试方法，该失效测试电路包括：第一开关，其与被测器件串联，并与被测器件共同构成第一导电支路；第二开关，其与第一导电支路并联；控制器，其与第一开关和第二开关连接，用于根据检测到的被测器件的状态信号闭合第一开关并断开第二开关，或断开第一开关并闭合第二开关。当被测功率器件失效时，该测试电路和方法能够及时地开启旁路以对电流进行疏导，从而避免被测器件在失效之后进一步遭受大电流的冲击。
-
公开(公告)号：CN106684133A
公开(公告)日：2017-05-17
申请号：CN201510760586.6
申请日：2015-11-10
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本发明公开了一种绝缘栅双极型晶体管构造方法，所述方法包括以下步骤：采用P型扩散工艺在所述衬底上构造P型扩散区，使得所述P型扩散区的结深大于/等于所述晶体管的沟槽的深度；制作沟槽栅结构；制作N+源极区；刻蚀发射极金属接触窗口；利用高能离子注入使得特定深度的所述P型扩散区反型从而在所述P型扩散区内部构造N阱层，所述N阱层将所述P型扩散区分成上下两个相互隔离的部分，其中，上部分为P-基区，下部分为P阱层；执行后续工艺完成所述晶体管的构造。与现有技术相比，本发明的方法大大简化了工艺流程，从而降低了总体工艺成本以及工艺难度。同时，本发明的方法各个步骤均可以采用现有工艺技术完成，不需要增加新的工艺设备。
-
公开(公告)号：CN104992969A
公开(公告)日：2015-10-21
申请号：CN201510410797.7
申请日：2015-07-14
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331 , H01L21/205
Abstract: 本发明公开了一种具有缓冲层的半导体器件及其制作方法，半导体器件包括：位于半导体器件正面的正面结构，以及位于半导体器件背面的背面结构，背面结构进一步包括P+集区，以及位于P+集区之上的N型缓冲层。P+集区和N型缓冲层均采用在半导体器件背面利用低温PECVD工艺直接成膜的薄膜结构。P+集区和N型缓冲层进一步采用低温PECVD工艺的沉积薄膜结构。薄膜进一步采用非晶硅、微晶硅、掺碳非晶硅或硅锗中的任意一种或几种。本发明具有缓冲层的半导体器件及其制作方法能够在不采用离子注入设备及退火工艺的基础上，有效降低半导体器件成本和硅片背面工艺的热预算，并可根据薄膜材料类型的不同调节硅片背面的载流子注入和抽取速率。
-
公开(公告)号：CN103337515B
公开(公告)日：2015-09-23
申请号：CN201310259611.3
申请日：2013-06-26
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/423
Abstract: 本发明提供了一种功率半导体芯片栅极区，所述栅极区包括位于芯片元胞区内的主栅极区、包围所述主栅极区的第一栅极条，位于所述主栅极区和所述第一栅极条之间的栅电阻区，其中，所述栅电阻内设置有至少两个并联的子电阻，所述子电阻的一端与所述主栅极区连接，所述子电阻的另一端与所述第一栅极条连接。该栅极区结构避免了因一个栅电阻损坏，整个芯片不能正常工作或者损坏的风险。而且采用多个电阻并联的结构可以极大地降低由于栅电阻的误差所带来的电阻阻值巨大变化，保证了芯片间的开关速度的均匀性及芯片间的均流特性。
-
Patent Agency Ranking
公开(公告)号：CN103208531B
公开(公告)日：2015-07-15
申请号：CN201310117505.1
申请日：2013-04-07
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/861 , H01L29/36 , H01L21/329
Abstract: 本发明提供了一种快恢复二极管FRD芯片及其制作方法，所述FRD芯片包括芯片终端保护区，所述芯片终端保护区包括位于所述芯片终端保护区底部的P型掺杂区，所述P型掺杂区与阴极电极接触，且所述P型掺杂区的结深小于N+型阴极区的结深。该P型掺杂区在FRD正向导通时，对FRD终端保护区内的N-基区实现电子的零注入，大大减小了FRD终端保护区内的N-基区内的载流子浓度，在FRD关断时，整个N-基区内的载流子抽取速度将会加快，即关断时间得到减小，从而降低了关断损耗。
-
公开(公告)号：CN102881679B
公开(公告)日：2015-04-15
申请号：CN201210355878.8
申请日：2012-09-24
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L23/544 , H01L29/739 , H01L27/082
Abstract: 一种集成了温度和电流传感功能的IGBT芯片，它包括芯片，芯片的边缘为IGBT终端保护区，芯片的中间部分包括了IGBT元胞区、电流传感区和温度传感区；芯片正面上设有IGBT芯片栅极、IGBT芯片发射极、电流传感器负极、温度传感器正极和温度传感器负极，上述各电极之间通过对芯片表面金属化层刻蚀而间隔开来；IGBT芯片栅极和IGBT芯片发射极位于IGBT元胞区内，电流传感器负极位于电流传感区内，温度传感器正极和温度传感器负极位于温度传感区内，芯片背面上设有IGBT芯片集电极、电流传感区的电流传感器正极且两者同为一个电极。本发明具有结构更加简单紧凑、能够精准地监控和获取芯片工作时的温度和电流信息、以实现对模块内部芯片更好的保护、扩大其适用范围等优点。
-
公开(公告)号：CN104157683A
公开(公告)日：2014-11-19
申请号：CN201410414533.4
申请日：2014-08-21
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明提供了一种IGBT芯片及其制备方法，所述IGBT芯片包括芯片正面和背面，所述芯片正面包括元胞区、栅极区、等位环区以及终端结构区，所述元胞区包括多个相互并联的元胞，每个元胞包括发射极电极，所述芯片背面包括集电极区，在至少一个所述发射极电极下方对应的集电极区内、所述栅极区下方对应的集电极区内、所述等位环区下方对应的集电极区内和/或所述终端结构区下方对应的集电极区内设置有局部少子注入效率控制区；所述局部少子注入效率控制区能够降低该区域内的少子注入效率。通过本发明提供的IGBT芯片，能够缓解芯片的导通损耗和关断损耗的矛盾关系，实现在不增加导通损耗的情况下，尽量减少IGBT芯片的关断损耗。
-
公开(公告)号：CN102969350A
公开(公告)日：2013-03-13
申请号：CN201210520924.5
申请日：2012-12-07
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06
Abstract: 本发明公开了一种沟槽栅型IGBT芯片，包括至少一个元胞，元胞包括：依次排列的集电极金属电极、P+集电极区、N-漂移区、P-基区、P+欧姆接触区、N+源极区、栅氧化层、多晶硅栅和栅极金属电极，以及设置在P+欧姆接触区上方的发射极金属电极。沟槽栅型IGBT芯片还包括第一N型载流子埋层和/或第二N型载流子埋层。沟槽栅型IGBT芯片的多晶硅栅采用沟槽栅结构。第一N型载流子埋层位于P-基区的下方。第二N型载流子埋层位于沟槽形的多晶硅栅底部的栅氧化层的下方。本发明优化并降低了IGBT芯片的导通压降与关断损耗的折中关系，实现了更低的功耗，从而提高IGBT芯片的功率密度，工作结温，以及长期可靠性。
-
公开(公告)号：CN102394235A
公开(公告)日：2012-03-28
申请号：CN201110360955.4
申请日：2011-11-15
Applicant: 株洲南车时代电气股份有限公司
CPC classification number: H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/1305 , H01L2924/13055 , H01L2924/3011 , H01L2924/00014 , H01L2924/00
Abstract: 本发明涉及半导体技术领域，更具体地说，涉及一种绝缘栅双极晶体管模块及其制作方法。所述模块包括：基板；位于所述基板上面、所述模块内部的绝缘栅双极晶体管芯片、快恢复二极管芯片；模块外表面的外部电极端子；其中，所述基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用低温键合实现连接。本发明由于在基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用低温键合实现连接，使得模块的可靠性大大提高。另一方面，采用低温键合的连接方式，制作模块所需要的材料和零部件更少，使得模块结构更加简单，提高了器件的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
100
records
(took 0.061 seconds)
