磁性存储轨道和磁性存储器

    公开(公告)号:CN105244043B

    公开(公告)日:2018-09-21

    申请号:CN201410330469.1

    申请日:2014-07-11

    Abstract: 本发明提供一种磁性存储轨道和磁性存储器,包括多个堆叠的存储轨道单元,相邻两个存储轨道单元之间设置有过渡层,且该过渡层由在绝缘材料上淀积的半导体材料构成,包括选通电路和读写装置。由于磁性存储轨道包括多个堆叠的存储轨道单元,从而磁性存储轨道的轨道长度由多个存储轨道单元的轨道长度构成,因此,当增大磁性存储轨道的轨道长度时,可通过增加存储轨道单元实现,避免增加存储轨道单元的轨道长度,从而解决了在提高磁性存储轨道存储能力时,由于磁性存储轨道的轨道长度增长导致工艺难度增大的技术问题。

    一种数据写入方法及装置
    82.
    发明授权

    公开(公告)号:CN105242871B

    公开(公告)日:2018-06-05

    申请号:CN201410251232.4

    申请日:2014-06-06

    CPC classification number: G06F3/06

    Abstract: 本发明涉及计算机技术领域,尤其涉及一种数据写入方法及装置,用以解决SSD的闪存寿命与SSD的使用性能之间存在较大矛盾的问题。本发明提供的一种数据写入方法包括:SSD控制器根据当前对SSD的闪存中的每个闪存块平均执行的编程/擦除P/E次数,以及预设的P/E次数范围分别与写速度和数据保存时长的对应关系,确定写速度和数据保存时长;所述SSD控制器根据确定的写速度,对所述SSD的闪存执行除刷新操作外的写操作,并根据确定的数据保存时长以及确定的写速度,对写入到闪存中的数据执行刷新操作;所述刷新操作是将所述闪存中存储时间超过所述数据保存时长的数据从最近一次写入的位置重新写入到所述闪存中的其它位置。

    一种磁性存储器
    84.
    发明授权

    公开(公告)号:CN105632544B

    公开(公告)日:2018-05-04

    申请号:CN201410584291.3

    申请日:2014-10-27

    CPC classification number: G11C11/02

    Abstract: 本发明实施例提供一种磁性存储器,包括多个存储单元、行、列控制器,存储单元包括U型磁性轨道、第一及第二开关单元、读写装置,U型磁性轨道包括第一及第二端口、第一及第二存储区域,第一及第二存储区域分别位于第一及第二端口与U型磁性轨道底部的第一及第二端之间,同一列第一端口接收第一驱动电压;同一列第二端口接收第二驱动电压;行控制器连接同一列的第一及第二开关单元以控制其通断;同一列第一及第二开关单元还分别连接至U型磁性轨道底部第二端及第一端;同一列第一及第二开关单元还接收第三驱动电压,以驱动第一或第二存储区域的磁畴移动;读写装置用于对磁畴执行读操作或写操作。本发明提高存储密度和降低功耗。

    一种铁电存储器
    85.
    发明授权

    公开(公告)号:CN105097010B

    公开(公告)日:2018-03-16

    申请号:CN201410210114.9

    申请日:2014-05-16

    CPC classification number: G11C11/22

    Abstract: 本发明实施例公开了一种铁电存储器,可包括:第一存储单元列、第一参考单元、第二参考单元和控制电路;第一参考单元和第二参考单元用于提供参考电压;控制电路,用于在读取第一存储单元列中的第一存储单元中所存储数据时,根据参考电压与第一存储单元的输出信号,获得第一存储单元中所存储的数据;在读取出了第一存储单元所存储的数据之后,将与数据的取值不同的数据写入第一参考单元,并将与读取的第一存储单元中所存储的数据的取值相同的数据写入第二参考单元。本发明实施例提供铁电存储器有利于提高参考单元与存储单元的数据回写效率,均衡参考单元对中的两个参考单元的读写疲劳度。

    一种存储阵列、存储器及存储阵列控制方法

    公开(公告)号:CN104795086B

    公开(公告)日:2017-11-17

    申请号:CN201410028573.5

    申请日:2014-01-21

    Abstract: 本发明实施例公开了一种存储阵列、存储器及存储阵列控制方法,减少整个存储阵列的功耗,提升存储容量。存储阵列包括:存储单元,其存储区域顶部端口分别与阴极总线、阳极总线相连,其读写装置包括第一端口和第二端口,其存储区域包括第三端口和第四端口,对于一个存储单元,第一端口与第二列选通管相连,第二端口通过第一开关管与行译码器相连,第三端口通过第二开关管连接至第一列选通管和行译码器,第四端口通过第三开关管连接至第一列选通管和行译码器;通过对阴极总线、阳极总线、行译码器与第一列选通管的控制,选通存储单元和输入进行移位操作的信号;通过对行译码器与第二列选通管的控制,选通读写装置和输入进行读写操作的信号。

    内容寻址存储单元电路及其搜索和写操作方法、存储器

    公开(公告)号:CN106409335A

    公开(公告)日:2017-02-15

    申请号:CN201510465735.6

    申请日:2015-07-31

    Abstract: 本发明公开了一种内容寻址存储单元电路及其搜索和写操作方法、存储器。本发明包括:第一、二忆阻器、搜索信号线、写信号线、匹配线、输出线、第一、二数据线、公共电压线、第一、第二和第三晶体管;第一忆阻器和第二忆阻器相连,相连处为分压点;第一忆阻器与第一数据线相连,第二忆阻器与第二数据线相连;分压点、公共电压线和写信号线与第一晶体管相连,写信号线的输出用于控制分压点与公共电压线之间的导通与断开;分压点、搜索信号线、第三晶体管分别与第二晶体管相连,搜索信号线的输出用于控制分压点与第三晶体管之间的导通与断开;匹配线、输出线和第二晶体管分别与第三晶体管相连,第二晶体管的输出用于控制匹配线与输出线的导通与断开。

    一种平移非易失性存储器NVM的数据的方法及装置

    公开(公告)号:CN106326135A

    公开(公告)日:2017-01-11

    申请号:CN201510376718.5

    申请日:2015-06-30

    Abstract: 本发明提供了一种平移非易失性存储器NVM的数据的方法,包括:将动态随机存取存储器DRAM中存储的第一数据映射到非易失性存储器NVM的第一行地址,所述第一数据包括静态数据,所述静态数据为擦写频率小于预设频率的数据;记录映射后的NVM被擦写的次数;若所述映射后的NVM被擦写的次数大于或等于预设次数,则按照预设规则平移所述第一行地址中存储的所述第一数据。本发明还公开了一种平移非易失性存储器NVM的数据的装置。采用本发明,可减少NVM中存储数据的行地址的擦写次数,提高NVM的寿命。

Patent Agency Ranking