-
公开(公告)号：CN105374400A
公开(公告)日：2016-03-02
申请号：CN201510837268.5
申请日：2015-11-26
申请人： 北京兆易创新科技股份有限公司
摘要： 本发明公开了一种降低读功耗的方法，包括：S1、读操作开始，打开控制逻辑电路以及参考电路；S2、判断读控制信号是否启动，如果是，则执行S3，否则执行S5；S3、关闭参考电路拉低信号；S4、判断读控制信号是否结束，如果是则执行S5，否则继续执行S3；S5、打开参考电路拉低信号。本发明实施例提供了一种降低读功耗的方法，通过判断读控制信号是否启动来判断系统是否正在处于读数据的状态，进而来控制参考电路拉低信号的打开与关闭。实现了在两次读数据期间将参考电路关闭，达到了进一步降低系统读功耗的目的。
-
公开(公告)号：CN105159862A
公开(公告)日：2015-12-16
申请号：CN201510583740.7
申请日：2015-09-14
申请人： 北京兆易创新科技股份有限公司
CPC分类号： Y02D10/14 , Y02D10/151 , G06F13/4291 , G06F1/3253 , G06F2213/0002
摘要： 本发明公开了一种降低读功耗的方法，包括：S1、读操作开始，打开控制逻辑电路以及参考电路；S2、从数据阵列中读取数据到输出端并将所述数据保存到寄存器；S3、判断所有类型的数据是否都保存在所述寄存器中，如果是执行步骤S4，如果否执行S2；S4、关闭控制逻辑电路以及参考电路。本发明实施例提供了一种降低读功耗的方法，通过将数据阵列中的数据读出的同时保存到寄存器，当所述寄存器中保存了所有要读(即下文提到的8/16/32/64字节数据)的数据后关闭内部读取数据时所需的控制逻辑电路以及参考电路，实现降低读功耗的目的。
-
公开(公告)号：CN103247612B
公开(公告)日：2015-09-23
申请号：CN201310121685.0
申请日：2013-04-09
申请人： 北京兆易创新科技股份有限公司
CPC分类号： H01L25/0655 , G06F3/0626 , G06F3/0632 , G06F3/0679 , G06F2206/1014 , H01L24/06 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2224/04042 , H01L2224/05554 , H01L2224/06135 , H01L2224/32145 , H01L2224/32225 , H01L2224/48137 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H01L2225/06568 , H01L2924/00014 , Y10T29/413 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2224/85399 , H01L2224/05599
摘要： 本发明提供一种增强型FLASH芯片和一种芯片封装方法，以解决设计复杂度高、设计周期长、设计成本高的问题。增强型FLASH芯片包括：封装在一起的FLASH和RPMC；FLASH与RPMC中的相同IO引脚互连，并且连接到芯片的同一外部共享引脚上；外部指令通过芯片的外部共享引脚传输到FLASH与RPMC中，FLASH的控制器和RPMC的控制器分别判断是否执行外部指令；FLASH和RPMC各自还包括内部IO引脚，FLASH的内部IO引脚与RPMC的内部IO引脚互连，FLASH与RPMC之间通过互连的内部IO引脚对进行内部相互通信。本发明实施例可以减小封装面积，芯片设计复杂度低、设计周期短、成本低。
-
公开(公告)号：CN104575596A
公开(公告)日：2015-04-29
申请号：CN201310471076.8
申请日：2013-10-10
申请人： 北京兆易创新科技股份有限公司
摘要： 本发明公开了一种抗衰退的闪存，包含闪存阵列、控制器和电压调制器，还包含抗衰退电路，抗衰退电路分别与控制器和电压调制器互联，用于记录每次闪存阵列成功进行编程或擦除的提升的临界阶梯电压档位或最大计数阶梯电压档位，并且控制控制器下次施加临界阶梯电压档位或最大计数阶梯电压档位给闪存阵列以进行编程或擦除。本发明通过使用抗衰退电路记录每次闪存阵列成功进行编程或擦除的提升的临界阶梯电压档位，并且下次使用临界阶梯电压档位给闪存阵列以进行编程或擦除，这样下次可以从临界阶梯电压档位进行操作，避免每次从较低的阶梯电压档位开始，节省了操作时间，提高了闪存的运行速度，并且减少了达到最大计数的几率，延长了闪存的使用寿命。
-
公开(公告)号：CN206340344U
公开(公告)日：2017-07-18
申请号：CN201621272115.7
申请日：2016-11-24
申请人： 北京兆易创新科技股份有限公司
IPC分类号： G11C16/26
摘要： 本实用新型公开了一种选通开关电路及包含该电路的存储器，所述选通开关电路包括：存储单元连接端、读开关管、编程开关管、读输入端和编程输入端，所述读开关管的数量为一个，所述读输入端通过读开关管与存储单元连接端连接，用于在接收到读控制信号时导通所述存储单元连接端和读输入端。本实用新型实施例提供的一种选通开关电路通过控制一个读开关管导通所述读输入端与存储单元连接端之间的通路，实现了在对存储单元进行读操作时，减小所述选通开关电路的导通电阻，增加导通速度，进而提高读取速度的目的。
-
公开(公告)号：CN206441541U
公开(公告)日：2017-08-25
申请号：CN201621468439.8
申请日：2016-12-29
申请人： 北京兆易创新科技股份有限公司
IPC分类号： G11C29/56
摘要： 本实用新型提供一种测试电路、闪存和测试系统，测试电路包括：第一加压模块，与闪存中至少一个叠栅NMOS管的栅端相连，接收第一耐压控制信号和擦除控制信号，当第一耐压控制信号有效且擦除控制信号无效时，向至少一个叠栅NMOS管的栅端施加正电压；第二加压模块，与闪存中至少一个叠栅NMOS管的PWELL端相连，接收第二耐压控制信号和擦除控制信号，当第二耐压控制信号有效且擦除控制信号无效时，向至少一个叠栅NMOS管的PWELL端施加负电压。本实用新型在进行耐压测试过程中，存储单元没有Over‑erase效应产生，无需进行过擦除校正的过程，因此，有效减小了耐压测试时间和耐压测试成本。
-
公开(公告)号：CN216849329U
公开(公告)日：2022-06-28
申请号：CN202220340250.X
申请日：2022-02-18
申请人： 北京兆易创新科技股份有限公司
IPC分类号： G11C11/409 , G11C11/408 , G11C11/418 , G11C11/419 , G11C11/16 , G11C13/00
摘要： 本实用新型公开了一种存储器及电子设备，其中，该存储器包括：字线延迟锁相环、第一字线驱动器、第二字线驱动器、读出电路及存储单元阵列；字线延迟锁相环分别连接第一字线驱动器及第二字线驱动器；第一字线驱动器连接字线的第一端，第二字线驱动器连接字线的第二端；存储单元阵列通过位线连接读出电路；字线延迟锁相环同时控制发送字线时钟信号至第一字线驱动器及第二字线驱动器；第一字线驱动器及第二字线驱动器同时将字线驱动信号提供到字线，读出电路通过位线读出信号。本实用新型能够消除字线远端的驱动信号及字线近端的驱动信号的延时差，提高存储器的读出速度。
-
公开(公告)号：CN204102574U
公开(公告)日：2015-01-14
申请号：CN201420561789.3
申请日：2014-09-26
申请人： 北京兆易创新科技股份有限公司
摘要： 本实用新型公开了一种快闪存储器，该快闪存储器包括：所述编程控制电路的第一输入端与所述编程监控电路的第一输出端连接、第二输入端与所述闪存阵列的第一输出端连接、第一输出端与所述编程监控电路的第一输入端连接、第二输出端与所述闪存阵列的第一输入端连接；所述编程监控电路的第二输出端与所述电压调节电路的第一输入端连接、第二输入端与所述电压调节电路的第一输出端连接；所述电压调节电路的第二输出端与所述闪存阵列的第二输入端连接，所述编程监控电路包括数据读取电路、比较电路、调节电路和控制电路。本实用新型在编程效率衰退时可及时调整、缩短编程时间、提高编程效率，能够持续保持高性能的编程能力，延长使用寿命。
-
-
-
-
-
-
-
搜索结果
88 条记录 (耗时 0.045 秒)
