-
公开(公告)号：CN106098763B
公开(公告)日：2019-05-10
申请号：CN201610594302.5
申请日：2016-07-26
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明属于功率半导体集成电路领域，具体提供横向逆导型绝缘栅双极型晶体管(Reverse Conducting‑LIGBT，RC‑LIGBT)及其制备方法，用于抑制传统RC‑LIGBT器件的负阻(snapback)现象，同时改善反向二极管特性，提高器件的稳定性和可靠性。本发明RC‑LIGBT器件通过在器件集电极端引入的复合结构，在正向LIGBT工作模式下完全屏蔽了N型集电区对导通特性的影响，完全消除了负阻(snapback)现象，并具有与传统LIGBT相同的低导通压降，提高了器件的稳定性和可靠性；同时在反向二极管续流工作模式下在集电极端提供了低阻的续流通道，优化了其续流能力，具有小的导通压降。
-
公开(公告)号：CN105870181B
公开(公告)日：2019-01-29
申请号：CN201610414453.8
申请日：2016-06-13
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/417 , H01L21/331 , H01L29/423
Abstract: 本发明属于功率半导体器件技术领域，涉及一种平面栅IGBT及其制作方法。本发明在传统平面栅IGBT器件结构的基础上，在器件JFET区氧化层的上部部分区域引入与发射极连接的电极，所述发射极连接电极与栅极在垂直于MOS沟道长度方向形成间隔分布，在JFET区通过在垂直于MOS沟道长度方向上从栅极往发射极连接电极方向的横向载流子扩散，本发明结构在不影响器件正向导通特性的条件下，减小了器件的栅极电容，特别是栅极‑集电极电容，提高了器件的开关速度，降低了器件的开关损耗，同时不会使器件的阻断特性劣化。
-
公开(公告)号：CN109166926A
公开(公告)日：2019-01-08
申请号：CN201810995695.X
申请日：2018-08-29
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/423
CPC classification number: H01L29/7813 , H01L29/4236 , H01L29/7831
Abstract: 本发明属于功率半导体技术领域，本发明针对常规的屏蔽栅功率器件的元胞密度和电流能力受到限制的问题，提供了一种屏蔽栅功率器件，通过在常规的屏蔽栅元胞结构之间设置一个或多个TMOS元胞结构，在相同的芯片面积下提高沟道密度，使该结构在具有屏蔽栅MOS的较低的栅漏电容、较高的击穿电压、较低的导通电阻的同时，提高其元胞密度和电流能力。
-
公开(公告)号：CN109103259A
公开(公告)日：2018-12-28
申请号：CN201810954184.3
申请日：2018-08-21
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/40 , H01L29/423 , H01L29/06 , H01L29/36
Abstract: 本发明提供一种积累型DMOS器件，包括从下至上依次层叠设置的金属化漏极、N+衬底、N-漂移区和金属化源极，N-漂移区的上层具有N-型轻掺杂区，N-型轻掺杂区正上方具有N+重掺杂区，N-漂移区内部还具有第一沟槽和第二沟槽，第一沟槽中具有多晶硅栅电极和正电荷区，多晶硅栅电极与金属化源极之间通过第二介质层隔离，正电荷区位于多晶硅栅电极的正下方，N-型轻掺杂区下表面的深度小于多晶硅栅电极下表面的深度；本发明解决常规积累型功率DMOS为常开型器件的问题，本发明除了是一种常关型器件，还具有阈值电压较低、导通电阻较小、反向耐压较高、体二极管反向恢复特性好以及不存在寄生三极管等优点。
-
公开(公告)号：CN109065626A
公开(公告)日：2018-12-21
申请号：CN201810955126.2
申请日：2018-08-21
Applicant: 电子科技大学
CPC classification number: H01L29/7813 , H01L29/0634
Abstract: 一种具有介质阻挡层的槽栅DMOS器件，属于功率半导体技术领域。本发明在传统槽栅DMOS器件结构的基础上，在源区和接触区的下方沿沟槽延伸方向交替设置具有不同掺杂浓度和结深的体区，并且浅结、高浓度体区下方还设置与源区位置相对应的介质阻挡层，隔绝了源区下方的电流通路，进而能够引导雪崩电流避开浅结、高浓度体区，直接经由接触区流走，由此防止了寄生BJT的开启。本发明通过阻断寄生BJT的开启。提高了器件的UIS耐量，进而提升了器件的抗UIS失效能力。同时，因为深结、低浓度体区下方没有介质阻挡层，这样在器件正向导通时，载流子电流仍然可以通过反型的深结、低浓度体区流出，因此器件的导通特性和阈值电压不会受到负面影响。
-
Patent Agency Ranking
公开(公告)号：CN109037310A
公开(公告)日：2018-12-18
申请号：CN201810898315.0
申请日：2018-08-08
Applicant: 电子科技大学
IPC: H01L29/06
Abstract: 一种超结功率器件终端结构及其制备方法，属于功率半导体技术领域。本发明包括衬底、外延层、截止环和多层渐变掺杂区；通过在终端区的外延层内沿横向自上而下设置多层渐变掺杂区，并使其掺杂浓度和延伸深度渐变。沿器件横向，表面掺杂浓度在接近沟道截止环的方向达到最低，有效减小结边缘的电场峰值，同时，渐变掺杂区从体内向表面沿横向延伸深度递增，有利于缓解结边缘曲率效应对击穿电压的影响；沿器件纵向，硅体内掺杂浓度小于表面，有利于体内空间电荷区向渐变掺杂区一侧扩展。本发明改善了终端区的击穿电压对电荷不平衡的敏感程度，提高了终端耐压能力。
-
-
公开(公告)号：CN105977301B
公开(公告)日：2018-10-26
申请号：CN201610529763.4
申请日：2016-07-06
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/423 , H01L29/08 , H01L29/06
Abstract: 本发明属于功率半导体技术领域，特别涉及一种体内栅型MOS。传统功率MOS器件的栅极和沟道位于器件表面或接近表面，源极区域也通常位于器件表面，而该发明定义一种新型沟道导通方式，将栅极和源极区域、漏极区域完全置于器件体内，并通过槽栅金属外接电极，极大地降低了器件的栅漏电容Cgd、栅源电容Cgs，由于正向导通时，导通电流直接通过槽栅金属，该结构的导通电阻和传统MOS相比更低。反向耐压时，器件的耐压机理和PIN二极管类似，低掺杂外延层可以承受较高的耐压。
-
公开(公告)号：CN108522008A
公开(公告)日：2018-09-14
申请号：CN201810601772.9
申请日：2018-06-12
Applicant: 电子科技大学中山学院
IPC: A01D46/24
Abstract: 本发明公开了一种带刀片可遥控的水果采摘机械手，包括承载车，承载车上安装有底座，底座上铰接有支撑臂，支撑臂连接有第一动力机构；支撑臂的顶部与一支撑连杆铰接，支撑连杆连接有第二动力机构；支撑连杆的前端与一连杆铰接，连杆连接有第三动力机构；连杆上安装有刀片连杆和夹具，刀片连杆上安装有刀片，刀片连接有带刀片电机；夹具连接有第四动力机构，本发明的水果采摘机械手采用多电机对夹具和刀片的独立控制，有效地减少了在采摘时对水果的刮伤损坏，采用多级动力机构使机械手的活动范围更广，且底盘与承载车之间设置有转盘，使机械手整体可以360°旋转，采摘范围大，省去了反复调整位置的麻烦，大大提高了采摘效率。
-
公开(公告)号：CN105932050B
公开(公告)日：2018-09-04
申请号：CN201610414414.8
申请日：2016-06-13
Applicant: 电子科技大学
IPC: H01L29/417 , H01L29/423 , H01L29/66 , H01L29/739
Abstract: 一种平面栅IGBT及其制作方法，属于功率半导体器件技术领域。本发明在传统平面栅IGBT器件结构的基础上，在器件JFET区表面的部分区域引入浮空p型区，所述浮空p型区与栅电极在垂直于MOS沟道长度方向形成间隔分布，器件正向导通时在JFET区通过垂直于MOS沟道长度方向上从栅极往浮空p型区方向的横向载流子扩散，本发明结构在不影响器件正向导通特性的条件下，减小了器件的栅极电容，特别是栅极‑集电极电容，提高了器件的开关速度，降低了器件的开关损耗，同时不会使器件的阻断特性劣化。
-
-
-
-
-
-
-
-
-
Search Results
523
records
(took 0.086 seconds)
