-
公开(公告)号：CN103092560B
公开(公告)日：2016-03-23
申请号：CN201310027083.9
申请日：2013-01-18
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种低功耗高速乘法器装置，实现两个N位操作数相乘运算，主要采用基于门控行列Bypass技术的全加器和半加器，该乘法器包括Booth编码逻辑，Booth译码逻辑，基于Bypass的部分积压缩树和快速加法器等部件。Booth编码与译码逻辑，采用改进型Booth编码方式，对2个N位操作数进行处理，得到M个部分积。部分积压缩树对M个部分积进行处理，其压缩树的基本单元为基于行列Bypass的全加器和半加器，该Bypass技术使用门控单元来选择性关闭部分求和逻辑，减少晶体管的活动开关性，降低关键路径上的延时，从而做到高性能低功耗设计。
-
公开(公告)号：CN105068951A
公开(公告)日：2015-11-18
申请号：CN201510446036.7
申请日：2015-07-27
Applicant: 中国科学院自动化研究所
CPC classification number: G06F13/385 , G06F13/4031 , G06F13/404
Abstract: 本发明公开了一种片上系统总线，包括请求优先级队列、仲裁器组、地址与控制信号选择器、互联网络及地址译码器；主设备发送总线请求信号至地址译码器；地址译码器根据总线请求信号，向请求优先级队列发送申请信号；请求优先级队列将申请信号锁存，生成片选信号，并将片选信号发送至互联网络，同时，将申请信号发送至仲裁器组；仲裁器组发送仲裁结果信号至互联网络，互联网络根据仲裁结果信号选择主设备至从设备方向的数据和握手信号，互联网络还根据片选信号控制从设备至主设备方向的数据和握手信号。本发明的片上系统总线在大面积芯片上不同的主从设备之间具有不同的传输时间，实现高速、并行、实时的设备间通信。
-
公开(公告)号：CN102591796B
公开(公告)日：2014-09-17
申请号：CN201110459917.4
申请日：2011-12-31
Applicant: 中国科学院自动化研究所
IPC: G06F12/06
Abstract: 本发明公开了一种并行位反序装置及方法，其中所述并行位反序装置包括并行位反序单元(314)、蝶形计算与控制单元(309)和存储器(311)，所述蝶形计算与控制单元(309)通过数据总线(310)与所述存储器(311)相连，所述并行位反序单元(314)用于对所述蝶形计算与控制单元(309)所计算的蝶形组数据进行位反序。所述并行位反序单元(314)包括地址反序逻辑(306)，地址反序逻辑(306)与蝶形计算与控制单元(309)相连，用于对来自蝶形计算与控制单元(309)读取地址进行镜像反序和右移操作。
-
公开(公告)号：CN102541749B
公开(公告)日：2014-09-17
申请号：CN201110459453.7
申请日：2011-12-31
Applicant: 中国科学院自动化研究所
IPC: G06F12/02
Abstract: 本发明公开了一种多粒度并行存储系统，该存储系统包括多个存储器、移位产生器、地址增量查找单元、地址移位器、行地址产生器和多个地址加法器。所述移位产生器用于根据外部输入的地址产生移位值Shift；所述地址增量查找单元用于根据读写粒度产生地址移位器的输入数据；地址移位器用于将输入的数据循环右移Shift个元素后输出到所述地址加法器一个输入端；所述行地址产生器用于根据外部输入的地址产生行地址，输入到每个地址加法器的另一个输入端；所述地址加法器用于将所述两个输入端输入的数据进行无符号相加，得到每个存储器的读写地址，并将其输入到所述多个存储器的地址输入端。本发明提出的存储系统可同时支持不同数据类型的矩阵行列数据并行读取，从而在根本上清除信号处理算法中转置操作的要求，提高信号处理算法执行效率。
-
公开(公告)号：CN102520903B
公开(公告)日：2014-07-23
申请号：CN201110415155.8
申请日：2011-12-13
Applicant: 中国科学院自动化研究所
IPC: G06F7/02
Abstract: 本发明公开了一种支持定浮点可重构的长度可配置的向量最大/最小值网络，包括：并行浮点数据预处理单元，用于对接收的512位向量数据A的格式进行分析，并针对不同的数据格式分别进行处理，将处理后得到的浮点数据输出给可重构比较器网络，将处理后得到的各种标志位输出给结果选择单元；Mask寄存器，用于控制参与最大/最小值的数据；可重构比较器网络，用于将接收自并行浮点数据预处理单元的浮点数据以及接收自Mask寄存器的值作为输入，对向量数据依次进行比较，将得到的最大/值结果输出给结果选择单元；以及结果选择单元，用于接收可重构比较器网络的输出，根据接收自并行浮点数据预处理单元的各种标志位输出得到最终的向量最大/最小值结果。
-
Patent Agency Ranking
公开(公告)号：CN103399725A
公开(公告)日：2013-11-20
申请号：CN201310343999.5
申请日：2013-08-08
Applicant: 中国科学院自动化研究所
IPC: G06F7/535
Abstract: 本发明公开了一种不恢复余数的除法器，其包括：数据预处理模块，其用于对外部输入数据做预处理，并输出值数据运算模块；数据运算模块，其用于根据外部输入数据做不恢复余数除法中的加减迭代运算，得到部分余数结果和部分商结果，并在余数修正阶段与商修正阶段对所述部分余数结果和部分商结果进行修正，然后输出余数结果、修正后的余数结果、商结果和修整后的商结果；数据输出模块，其用于根据控制模块输出的控制信号选择余数结果与修正后的余数结果之一和商结果与修正后的商结果之一输出；控制模块，其用于输出控制信号，以控制其他模块进行相应的数据处理和数据输出。
-
公开(公告)号：CN103236903A
公开(公告)日：2013-08-07
申请号：CN201310138909.9
申请日：2013-04-19
Applicant: 中国科学院自动化研究所
IPC: H04L1/00
Abstract: 本发明提出了一种改变数据序列顺序的装置，其包括：输入单元，其用于接收指令操作码和输入操作数；译码控制部件，其用于根据指令操作码和输入操作数产生译码控制信号；硬件索引更新部件，其用于在硬件自动索引时，产生硬件索引操作数；索引操作数单元，其用于根据译码控制部件产生的译码控制信号选择硬件索引操作数或者用户输入的索引操作数作为索引操作数，并输出至交织网络部件；交织网络部件，其用于根据所述索引操作数执行改变输入操作数中源操作数序列顺序的操作。利用该装置可以对长向量数据中的各字节数据按照任意的顺序交织成新的向量数据；同时还对向量数据中的一个或多个字节数据进行复制和整体左串移，形成新的向量数据。
-
公开(公告)号：CN102541813A
公开(公告)日：2012-07-04
申请号：CN201110460520.7
申请日：2011-12-31
Applicant: 中国科学院自动化研究所
IPC: G06F17/14
Abstract: 本发明公开了一种多粒度并行FFT蝶形计算的方法及相应的装置。该方法及装置中的蝶形计算为非原址计算，每次从输入缓冲器和旋转因子缓冲器中读取蝶形计算所需的数据及旋转因子，之后用统一的蝶形表达式并行地进行多级蝶形计算，最后把计算结果写回到输出缓冲器。本发明最大限度地减少了访问缓冲器的次数，大大提高了蝶形计算的速度，并减少了功耗。本发明能高效、并行地执行多粒度、多数据格式的蝶形计算，还可以根据具体实现指明蝶形计算的并行粒度和数据格式，对平衡组和非平衡组的FFT蝶形计算均适用。
-
公开(公告)号：CN102495719A
公开(公告)日：2012-06-13
申请号：CN201110421015.1
申请日：2011-12-15
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种向量浮点运算装置及方法，该向量浮点运算装置包括N个标量运算单元、指令译码单元、数据分发单元、结果收集单元以及标志位更新逻辑单元，其中N的大小可以根据设计而定，支持向量-向量，向量-标量间的多种运算。本发明的向量浮点运算装置及方法具有设计简单高效，扩展性和可重构性好，并行性高等优点。
-
公开(公告)号：CN101847087B
公开(公告)日：2012-03-28
申请号：CN201010162375.X
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
IPC: G06F7/505
Abstract: 本发明公开了一种支持定浮点可重构的横向求和网络结构，包括依次连接的浮点指数操作部分、浮点尾数操作/定点操作部分、浮点规格化操作部分，其中：浮点指数操作部分，用于完成选择指数最大值以及求指数差，得到的指数差输出给浮点尾数操作/定点操作部分；浮点尾数操作/定点操作部分，用于完成浮点尾数的移位对齐、数据压缩、数据求和，以及对浮点结果的补码转换，同时通过另一旁路并行完成对浮点规格化操作中需要的前导0预测判断，得到的处理结果输出给浮点规格化操作部分；浮点规格化操作部分，用于完成浮点尾数的规格化移位和调整指数。利用本发明，降低了多输入浮点加法的关键通路延时，减少了定点求和所消耗的运算资源，并降低了功耗。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.03 seconds)
