一种用于错误检测与校正技术的校正电路

    公开(公告)号:CN107423153B

    公开(公告)日:2020-01-21

    申请号:CN201710607440.7

    申请日:2017-07-24

    Abstract: 本发明提供一种用于错误检测与校正技术的校正电路,其中包括:脉冲放宽电路模块,脉冲放宽电路模块连接到电路的错误检测电路模块输出的第一信号,当第一信号指示电路产生时序错误时,脉冲放宽电路模块捕获第一信号并转换输出高脉宽的第二信号;时序控制电路模块,时序控制电路模块输入电路的第一时钟信号以及第二信号,通过逻辑运算产生将第一时钟信号关闭一个时钟周期的第二时钟信号,当电路完成校正后,时序控制电路模块产生复位信号并传输给脉冲放宽电路模块,用于复位脉冲放宽电路模块并关闭第二信号。本发明能够在有效校正时序错误的前提下,减少硬件开销,降低工作电压和功耗。

    一种亚阈值抗噪声的全加器电路

    公开(公告)号:CN107425846A

    公开(公告)日:2017-12-01

    申请号:CN201710608026.8

    申请日:2017-07-24

    CPC classification number: H03K19/20 G06F7/501

    Abstract: 本发明提供一种亚阈值抗噪声的全加器电路,包括:数据输入电路模块,数据输入电路模块包括逻辑与门和逻辑异或门,用于将输入信号生成进位信号和进位传播信号;数据处理电路模块,数据处理电路模块包括逻辑与门和选择器,用于对进位信号和进位传播信号进行逻辑运算;数据输出电路模块,数据输出电路模块包括逻辑异或门,用于将数据处理模块产生的求和信号以及进位传播信号输出;其中,数据输入电路模块和数据输出电路模块中的逻辑与门使用马尔科夫与门,逻辑异或门使用马尔科夫异或门。本发明能够使得全加器的工作电压更低,同时提高抗噪性能。

    一种Bayer图像去椒盐噪声的方法和系统

    公开(公告)号:CN103530856B

    公开(公告)日:2017-05-17

    申请号:CN201310513316.6

    申请日:2013-10-25

    Abstract: 本发明公开了一种Bayer图像去椒盐噪声的方法及系统,该方法包括如下步骤:将待处理的Bayer图像分解成(2N+1)×(2N+1)的工作窗口,对Bayer格式的图像的红色、绿色和蓝色分量各自独立的进行降噪处理;对每个(2N+1)×(2N+1)工作窗口的每种颜色分量的2N+1个点进行中值滤波,然后滑动窗口到整个图像;将各(2N+1)×(2N+1)的工作窗口中的2N+1个点排序,并判断中间的一个点r(N+1)是否为该2N+1个点中的最大值或者最小值;若判断结果为不是,则直接输出r(N+1);若判断结果为是,则采用中值滤波将序列的中值替换r(N+1)输出,通过本发明,不仅能够很好的去除Bayer图像中的椒盐噪声,而且可保证去噪的性能和低复杂度,并利于硬件实现。

    一种用于时钟树的反相器电路

    公开(公告)号:CN103532542B

    公开(公告)日:2016-08-31

    申请号:CN201310483269.5

    申请日:2013-10-15

    Abstract: 本发明公开了一种用于时钟树的反相器电路,该反相器电路包括一对串联的PMOS管与NMOS管,该PMOS管与该NMOS管的栅极相连,漏极相连,该反相器电路的输入接在该PMOS管与该NMOS管的栅极,输出接在该PMOS管与该NMOS管的漏极,该PMOS管的源极接电源,该NMOS管的源极接地,本发明之反相器电路在最低1.0V工作电压下也能保持延时平衡。

    一种现场可编程门阵列软错误容错方法及结构

    公开(公告)号:CN105808367A

    公开(公告)日:2016-07-27

    申请号:CN201610125319.6

    申请日:2016-03-04

    CPC classification number: G06F11/0706

    Abstract: 本发明公开了一种现场可编程门阵列软错误容错方法及结构,该方法包括:利用布线算法,找出现场可编程门阵列中源逻辑单元和目标逻辑单元之间的原始路径和备份路径,所述备份路径不同于所述原始路径且与所述原始路径具有相同逻辑配置;当所述原始路径或备份路径出现软错误时,控制所述原始路径或备份路径中出错线路也就是受害线的输出电平值;对所述原始路径和所述备份路径进行逻辑或运算,使目标逻辑单元获得正确的信号值。本发明在现有的布线资源中找出原始路径和备份路径,针对布线资源进行备份恢复,只需要增加占用资源很少的错误控制电路和错误恢复结构,即可实现现场可编程门阵列软错误容错,降低了容错结构中的资源开销,冗余结构少。

    可重构处理器的高级语言的并行化和循环优化方法及系统

    公开(公告)号:CN105700933A

    公开(公告)日:2016-06-22

    申请号:CN201610018726.7

    申请日:2016-01-12

    CPC classification number: G06F8/452 G06F8/456

    Abstract: 本发明提供了一种可重构处理器的高级语言的并行化和循环优化方法与系统,针对通用可重构处理器提出了一套端对端的语言转化系统,对于可重构处理器,计算密集型应用中的核心循环需要通过可重构部分进行并行计算,使得C语言不能满足他的并行特性,所以需要将应用程序中的串行部分和并行部分分别封装,并且根据系统特性来进行优化,最终生成一套新型的语言;在确定kernel函数的输入输出的数据类型和长度时,采用了编写decls.h的方法,简化了系统的复杂程度,并且使得系统的适用性大为提高;在进行循环优化的过程中,利用了多面体模型进行处理,使得系统适用性更加广泛,系统在不同的架构上的移植更加简单。

    一种基于TGMS结构的D触发器

    公开(公告)号:CN102739198B

    公开(公告)日:2016-03-02

    申请号:CN201210249599.3

    申请日:2012-07-18

    Abstract: 本发明提供一种基于TGMS结构的D触发器,所述D触发器适用于亚阈值低电压工作条件,所述D触发器包括依次级联连接的主级锁存器和从级锁存器,所述主级锁存器用于稳定地将所述D触发器的输入值锁存输出,所述从级锁存器用于稳定地将所述主级锁存器的输出值锁存输出;所述主级锁存器包括第一传输门、第二传输门、第一反向器和第二反向器;所述从级锁存器包括第三传输门、第四传输门、第三反向器和第四反向器。

    用于HEVC标准下DCT/IDCT电路的乘法器结构

    公开(公告)号:CN103092559B

    公开(公告)日:2015-12-02

    申请号:CN201310037554.4

    申请日:2013-01-30

    Abstract: 本发明涉及一种用于HEVC标准下DCT/IDCT电路的乘法器结构,包括依次串联连接的预处理运算模块、第一级移位加运算模块和第二级移位加运算模块,所述的预运算单元设有输入数据端口和输入参数端口,所述的第二级移位加运算模块设有运算结果输出端口。与现有技术相比,本发明具有可满足系统功能并具有更小的硬件资源占用和更快的运行周期等优点。

    一种Bayer格式图像联合去噪插值的方法和系统

    公开(公告)号:CN103533320B

    公开(公告)日:2015-04-01

    申请号:CN201310513657.3

    申请日:2013-10-25

    Abstract: 本发明公开了一种Bayer格式图像联合去噪插值的方法及系统,该方法包括如下步骤:将原始的Bayer图像中的像素点归为G和BR两类,分别对G通道和BR通道进行插值;将插值后的数据从G和BR域转换到delta域和summation域;对域变换后的数据进行横向滤波处理;对delta图层进行插值,恢复出delta_B图层和delta_R图层,同时保存上一步骤得到的delta图层作为delta_G图层;将插值后的数据进行纵向滤波处理,并进行色彩恢复,得到处理好的数据,通过本发明,可以极大地降低算法的复杂度,节省大量的硬件资源。

    一种基于TGMS结构的D触发器

    公开(公告)号:CN102739198A

    公开(公告)日:2012-10-17

    申请号:CN201210249599.3

    申请日:2012-07-18

    Abstract: 本发明提供一种基于TGMS结构的D触发器,所述D触发器适用于亚阈值低电压工作条件,所述D触发器包括依次级联连接的主级锁存器和从级锁存器,所述主级锁存器用于稳定地将所述D触发器的输入值锁存输出,所述从级锁存器用于稳定地将所述主级锁存器的输出值锁存输出;所述主级锁存器包括第一传输门、第二传输门、第一反向器和第二反向器;所述从级锁存器包括第三传输门、第四传输门、第三反向器和第四反向器。

Patent Agency Ranking