-
公开(公告)号：CN107785414B
公开(公告)日：2020-10-02
申请号：CN201711021619.0
申请日：2017-10-27
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L29/36 , H01L21/331
Abstract: 本发明提供一种具有混合导电模式的横向功率器件及其制备方法，包括P型衬底、埋氧化层、N型漂移区、P型基区、N型缓冲区、N型源区、P型接触区、P型集电极区、发射极、集电极、栅介质层、栅电极，N型漂移区表面具有N型条和P型条，N型条和P型条在器件漂移区表面垂直于沟道长度方向相间排列，N型条和P型条下方漂移区中具有介质埋层；N型条、P型条和介质埋层与N型缓冲区之间具有介质槽结构；N型条和P型条的浓度大于N型漂移区的浓度；本发明实现了表面SJ‑LDMOS与LIGBT的混合导电，可以获得更低的导通压降，更高的耐压，更快的开关速度，更低的关断损耗，并消除了snapback效应，大大提升了器件性能。
-
公开(公告)号：CN107316905B
公开(公告)日：2020-09-29
申请号：CN201710716441.5
申请日：2017-08-21
Applicant: 电子科技大学
Abstract: 本发明提供了一种深槽DMOS器件，属于功率半导体器件技术领域。本发明包括自上而下设置的金属化源极、漂移区、衬底、金属化漏极；其中漂移区中具有深槽及位于其两侧或者外围的体区，深槽中包括栅电极、栅介质层和应变绝缘介质区，应变绝缘介质区的下表面与衬底上表面相接触。本发明通过在深槽结构中引入具有压缩特性或者拉伸特性的应变绝缘介质区，为多子电流流动通路所在半导体材料施加应力进而提高载流子的迁移率，实现降低导通电阻的目的；同时，应变绝缘介质区掺杂有电荷可与漂移区形成横向电场，辅助耗尽漂移区，实现提高器件的反向耐压的目的。
-
公开(公告)号：CN107248533B
公开(公告)日：2020-09-29
申请号：CN201710432727.0
申请日：2017-06-09
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种碳化硅VDMOS器件及其制作方法，属于功率半导体技术领域。本发明通过在碳化硅VDMOS器件的JFET区表面直接沉积多晶硅层形成Si/SiC异质结，进而在器件内部集成了一个二极管，优化了器件在逆变电路、斩波电路等领域中的应用。本发明与现有技术中直接采用VDMOS寄生碳化硅二极管相比更易实现正向导通，且具有较低的功率损耗、较快的工作速度以及较高的工作效率；本发明与现有技术中采用在器件外部反并联一个FRD相比，降低了器件使用数目，减少了器件之间的连线，有利于器件微型化发展；此外，本发明降低了栅宽，减少了栅电容，进一步提升了器件工作速度。因此，本发明提出的VDMOS器件在逆变电路、斩波电路等电路领域具有广阔的应用前景。
-
公开(公告)号：CN111627904A
公开(公告)日：2020-09-04
申请号：CN202010501467.X
申请日：2020-06-04
Applicant: 电子科技大学
Abstract: 本发明涉及一种具有VDMOS和晶闸管的可编程过电压保护器件，属于功率半导体技术领域。该可编程过电压保护器件利用两个VDMOS分别为两个NPNP晶闸管提供独立控制，VDMOS的栅端与负电源电压连接；或者，利用两个VDMOS分别为两个PNPN晶闸管提供独立控制，VDMOS的栅端与正电源电压连接，当电话线上负电压低于电源电压一个阈值电压或正电压高于电源电压一个阈值电压时，器件开启并将传输线上浪涌产生的过电压传导到地，从而保护用户线接口电路(SLIC)免受雷击等因素引起的浪涌过电压，实现单向可编程保护，利用VDMOS纵向结构且为单极型器件的特点，可使本发明功耗低，温度特性好，可编程的输入电压的范围更广泛，且浪涌电压的承受能力更强。
-
公开(公告)号：CN111627901A
公开(公告)日：2020-09-04
申请号：CN202010500385.3
申请日：2020-06-04
Applicant: 电子科技大学
IPC: H01L27/02
Abstract: 本发明涉及一种JFET触发的可编程双向抗浪涌保护器件，属于功率半导体技术领域，用于保护SLIC免受因雷电等因素引起的浪涌过电压干扰。该保护器件由两个保护单元组成，包括四个JFET和四个晶闸管。四个分立的JFET分别为每个晶闸管保护部分提供独立控制，JFET的栅端分别与SLIC负电源电压及正电源电压相连，当电话线上正电压增加使得正电源电压与电话线正电压差值低于设定的夹断电压或者当电话线上负电压减小使得负电源电压与电话线负电压差值高于设定的夹断电压时，器件开启并将浪涌传导到地，实现可编程双向保护。本发明JFET工艺与晶闸管工艺兼容，易于单片集成；且JFET输入阻抗高，为单极型器件，使本发明器件整体噪声小，功耗低，温度特性好，对浪涌响应更快。
-
Patent Agency Ranking
公开(公告)号：CN107464837B
公开(公告)日：2020-07-31
申请号：CN201710665471.8
申请日：2017-08-07
Applicant: 电子科技大学
Abstract: 本发明涉及功率半导体器件技术领域，具体涉及到一种超结功率器件。本发明提供的一种超结功率器件，其第一导电类型半导体漂移区中的第二导电类型半导体柱具有两种或两种以上的不同宽度(a1、a2……、an；n≥2)，且相邻两个所述第二导电类型半导体柱之间的间距有两种或两种以上的不同宽度(b1、b2……、bm；m≥2)，由于不同宽度和间距的超结柱耗尽所对应的漏源电压点不同，因而增加了米勒电容Cgd和漏源电容Cds骤降的源漏电压跨度，缓解了Cgd和Coss的骤降现象，减小电流电压的震荡。
-
公开(公告)号：CN108183102B
公开(公告)日：2020-07-10
申请号：CN201711455406.9
申请日：2017-12-28
Applicant: 电子科技大学
IPC: H01L27/088 , H01L29/06
Abstract: 本发明提供一种逆阻型功率MOSFET器件，包括从下至上依次层叠设置的金属化漏极、N型漂移区、金属化源极；N型漂移区的下表面为背面结构，背面结构包括：N型轻掺杂区、N型正向场阻止层、第一沟槽，第一沟槽从金属化漏极的上表面，垂直向上依次贯穿N型轻掺杂区、N型正向场阻止层延伸入N型漂移区；N型漂移区的上表面为正面结构，正面结构包括：N型反向场阻止层、P型体区、第二沟槽、P型埋层；第二沟槽从金属化源极的下表面，垂直向下依次贯穿N型源区、P型体区、N型反向场阻止层延伸入N型漂移区；本发明提供的结构具有逆向阻断能力，同时场阻止层的存在防止了漂移区电场的穿通效应，降低了漂移区的厚度，使器件能够获得较低的导通电阻。
-
公开(公告)号：CN107482049B
公开(公告)日：2020-03-31
申请号：CN201710668236.6
申请日：2017-08-07
Applicant: 电子科技大学
Abstract: 本发明提出了一种超结VDMOS器件，属于功率器件领域。本发明通过在传统超结VDMOS器件耐压区中P型柱与N型柱所形成的交界面自顶至底层叠设置与衬底半导体材料导电类型相同的轻掺杂空穴势阱区和重掺杂空穴势垒区，并通过重掺杂空穴势垒区来固定超结VDMOS器件的雪崩击穿点，最终使得雪崩击穿电流的路径避开了寄生BJT的基区电阻，进而避免在器件发生雪崩击穿时开启寄生三极管，从而增强了超结VDMOS器件的抗UIS失效能力，提高了超结VDMOS器件在非位电感负载应用中的可靠性。
-
公开(公告)号：CN107275407B
公开(公告)日：2020-03-17
申请号：CN201710433429.3
申请日：2017-06-09
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/16 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种碳化硅VDMOS器件及其制作方法，属于功率半导体技术领域。本发明通过在传统碳化硅VDMOS器件的JFET区表面刻蚀沟槽，并在沟槽底部引入P型掺杂，同时在沟槽内形成多晶硅层，使得多晶硅层与沟槽侧壁接触形成Si/SiC异质结。本发明在器件内部集成了一个二极管，在二极管工作模式下具有导通压降低，开关速度快和反向恢复特性好的优点，在MOS工作模式时具有击穿电压高，栅极电容小和开关速度快的优点。本发明提出的器件结构优化了其在逆变电路、斩波电路等领域中的应用，并且具有工艺简单，与传统碳化硅VDMOS器件工艺兼容的优点。
-
公开(公告)号：CN106981519B
公开(公告)日：2019-09-13
申请号：CN201710425818.1
申请日：2017-06-08
Applicant: 电子科技大学
Abstract: 本发明涉及功率半导体器件技术领域，具体涉及到一种高雪崩耐量的超结DMOS器件。本发明提供一种高雪崩耐量的超结DMOS器件，在现有超结DMOS器件中，通过改变超结结构第一导电类型掺杂柱区的掺杂浓度来固定超结DMOS器件的雪崩击穿点，具体的为降低超结结构第一导电类型掺杂柱区上部的掺杂浓度，使第二导电类型半导体体区附近的电场降低，并且降低超结结构第一导电类型掺杂柱下部的掺杂浓度，使第二导电类型掺杂柱区底部的电场增加。最终使得雪崩击穿电流路径避开寄生BJT的基区电阻，在超结DMOS器件发生雪崩击穿时，有效避免寄生三极管的开启，从而提高超结DMOS器件在非箝位电感负载应用中的可靠性(即抗UIS失效能力)。
-
-
-
-
-
-
-
-
-
Search Results
523
records
(took 0.073 seconds)
