-
公开(公告)号：CN108628693A
公开(公告)日：2018-10-09
申请号：CN201810347283.5
申请日：2018-04-17
Applicant: 清华大学无锡应用技术研究院
IPC: G06F11/07 , G06F11/263
Abstract: 本发明提供了一种处理器调试方法，所述处理器包括可重构计算阵列，所述可重构计算阵列包括多个处理单元以及与所述多个处理单元对应的多个寄存器。所述方法包括，接收调试指令，通过令牌控制至少一个处理单元在使能状态与非使能状态下切换，以控制所述可重构计算阵列执行所述调试指令，产生调试数据并存储于与所述至少一个处理单元对应的寄存器中，以及导出所述至少一个处理单元对应的寄存器中的调试数据。本发明还提供了一种处理器调试系统以及一种计算机可读存储介质。本发明实施例能够提高可重构处理器的调试效率。
-
公开(公告)号：CN108566393A
公开(公告)日：2018-09-21
申请号：CN201810336891.6
申请日：2018-04-13
Applicant: 清华大学无锡应用技术研究院
IPC: H04L29/06
Abstract: 本发明提供了一种数据加密的方法。该方法包括：从用户系统接收封装待加密数据的数据包；解析数据包，得到数据包的包头信息；根据数据包的包头信息调度可重构电路或专用集成电路对待加密数据进行加密，得到已加密数据；以及向用户系统发送已加密数据。其中，根据数据包的包头信息调度可重构电路或专用集成电路对待加密数据进行加密包括：在数据包的包头信息满足预设条件的情况下，使用可重构电路对待加密数据进行加密；或者在数据包的包头信息不满足预设条件的情况下，使用专用集成电路对待加密数据进行加密。本发明还提供了一种数据加密的装置、系统和介质。本发明实施例能够兼顾加密灵活性与高性能的需要，提升了加密安全性。
-
公开(公告)号：CN107562686A
公开(公告)日：2018-01-09
申请号：CN201710717525.0
申请日：2017-08-18
Applicant: 清华大学无锡应用技术研究院
Abstract: 本公开实施例提供了信息处理方法和装置。该方法包括：生成第一命令帧，第一命令帧包括任务信息，任务信息用于指示可重构处理系统执行第一任务；将第一命令帧写入PCIe命令空间中，PCIe命令空间由第一处理器系统和可重构处理系统共享；从PCIe命令空间中获得来自可重构处理系统的第一应答帧，其中，第一应答帧包括返回信息，返回信息用于指示可重构处理系统针对第一任务得到的结果。利用本公开实施例，能够实现第一处理器系统与可重构处理系统之间的简单高效交互。
-
公开(公告)号：CN116820402A
公开(公告)日：2023-09-29
申请号：CN202311102783.X
申请日：2023-08-30
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明提供了一种用于真随机数发生器的方差计算方法、装置、电路及设备，可以应用于真随机数发生器技术领域。该方法包括：获取输入序列，该输入序列由真随机数发生器输出，该输入序列包括至少一个采样序列，将当前采样序列的上一段采样序列的均值作为该当前采样序列的偏移值，利用该当前采样序列的偏移值，计算该当前采样序列的方差值。只需遍历一次输入序列，因此对存储消耗较小，且计算出的方差值相对误差较小，保证了计算结果的准确性。
-
公开(公告)号：CN115694775A
公开(公告)日：2023-02-03
申请号：CN202110835026.8
申请日：2021-07-22
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/00
Abstract: 本发明提供了一种密文处理方法，包括：对第一初始明文和第二初始明文进行冗余编码，得到第一明文和第二明文，其中，第一明文表征为第一非冗余明文和第二非冗余明文的差，第二明文表征为第三非冗余明文和第四非冗余明文的差；分别对第一非冗余明文、第二非冗余明文、第三非冗余明文和第四非冗余明文进行同态加密，得到第一密文、第二密文、第三密文和第四密文；以及对第一密文、第二密文、第三密文和第四密文进行密文运算操作，得到密文运算结果。此外，本发明还提供了一种密文处理装置、一种电子设备、一种可读存储介质和一种计算机程序产品。
-
Patent Agency Ranking
公开(公告)号：CN115329262A
公开(公告)日：2022-11-11
申请号：CN202210991312.8
申请日：2022-08-17
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明提出了一种GF(2)矩阵高斯消去装置，应用于数据处理技术领域，包括：划分单元，用于将输入矩阵划按列划分为至少一个列块，并将该GF(2)矩阵高斯消去的过程分为多个Bigstep，一个该Bigstep对应一个该列块的计算过程；数据内存，用于存储该列块，计算阵列，该计算阵列包括至少一个计算单元行，该计算单元行用于从该数据内存中读取该列块包括的数据，并对该数据执行计算操作，得到该列块的最终计算结果，该操作内存，用于存储该操作信息。本发明还提出了一种GF(2)矩阵高斯消去方法、系统、电子设备及存储介质，可节省了流水线启动的时钟开销，同时节省计算内存。
-
公开(公告)号：CN115328266A
公开(公告)日：2022-11-11
申请号：CN202211037055.0
申请日：2022-08-26
Applicant: 清华大学无锡应用技术研究院
IPC: G06F1/02
Abstract: 本发明提出了一种用于可重构计算阵列的数字控制振荡器，包括：配置模块，与Cordic运算阵列、输出控制模块和输出缓存模块相连，用于设置该Cordic运算阵列的配置信息、该输出控制模块的配置信息和该输出缓存模块的配置信息，该Cordic运算阵列，与该输出控制模块相连，用于根据该Cordic运算阵列的配置信息，生成下变频信号，并将该下变频信号发送给该输出控制模块，该输出控制模块，与该输出缓存模块相连，用于按照该输出控制模块的配置信息输出该下变频信号给该输出缓存模块，该输出缓存模块，用于按照该输出缓存模块的配置信息，基于该下变频信号输出正交信号。本发明还提出了一种信号生成方法和电子设备，可提升NCO性能，降低NCO能耗。
-
公开(公告)号：CN115310036A
公开(公告)日：2022-11-08
申请号：CN202210985513.7
申请日：2022-08-17
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明提出了一种恒定时间排序装置，应用于数据处理技术领域，包括：存储单元，用于存储待处理数据，该待处理数据包括第一部分数据和第二部分数据；第一FIFO用于读取该第一部分数据，第二FIFO用于读取该第二部分数据；该排序单元，用于在首次迭代的情况下对该第一部分数据和该第二部分数据分别进行内部排序，在非首次迭代的情况下利用归并排序法，将该第一部分数据与该第二部分数据进行排序，得到多个中间结果，并将多个该中间结果作为该待处理数据输入该存储单元，直至得到最终排序结果。本发明还提出了一种恒定时间排序方法、系统、电子设备及存储介质，可降低资源占用率，减少计算时长。
-
公开(公告)号：CN113705017B
公开(公告)日：2022-09-16
申请号：CN202111041932.7
申请日：2021-09-08
Applicant: 清华大学无锡应用技术研究院
IPC: G06F30/20
Abstract: 本发明公开了一种芯片设计方法，应用于芯片设计技术领域，包括：获取目标领域内应用程序的行为特征的量化值，该行为特征表示该应用程序在通用处理器上运行的过程中表现出的行为特征；根据该行为特征的量化值，构建该目标领域的通用特征模型；基于芯片评估指标，优化该目标领域的通用特征模型，得到该目标领域的定制特征模型；根据该通用特征模型和该定制特征模型，设计该目标领域的芯片。本发明还公开了一种芯片设计装置、芯片、电子设备及存储介质，其区别于通用计算芯片和专用计算芯片的设计方法，面向特定领域的芯片设计，可兼顾高灵活性和高能量效率。
-
公开(公告)号：CN114880273A
公开(公告)日：2022-08-09
申请号：CN202210457678.7
申请日：2022-04-27
Applicant: 清华大学无锡应用技术研究院
IPC: G06F15/78
Abstract: 本发明提出了一种用于粗粒度可重构架构的映射方法，应用于计算机技术领域，包括：获取用于表示粗粒度可重构架构的硬件IR和待映射软件的软件IR，该硬件IR和该软件IR分别具有第一层次，将具有该第一层次的硬件IR转化为具有第二层次的硬件IR，以及，将具有该第一层次的软件IR转化为具有该第二层次的软件IR，该第二层次的表达式中元素的粒度大于该第一层次的表达式中元素的粒度，在该第二层次上将具有该第二层次的软件IR映射至具有该第二层次的硬件IR，得到在该第二层次上的映射结果。本发明还提出了一种用于粗粒度可重构架构的映射装置、电子设备及存储介质，将软件IR和硬件IR进行层次转化，在CGRA硬件规模较大时可以明显提升映射效率。
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.03 seconds)
