电场强度检测电路及限幅放大器

    公开(公告)号:CN1468475A

    公开(公告)日:2004-01-14

    申请号:CN01816838.8

    申请日:2001-09-26

    Inventor: 池田毅 宫城弘

    CPC classification number: G01R29/08

    Abstract: 本发明提供一种电场强度检测电路,对于由第1差动放大器(11)多级连接所构成的差动电路,追加配置与至少一部分的第1差动放大器(11)并联的第2差动放大器(12),通过取得从第2差动放大器(12)向晶体管(Oi)的被检波信号,对构成第1差动放大器(11)的恒流电路(Ii1)予以流通较大电流以取得较大差动放大的增益,并且通过对构成第2差动放大器(12)的恒流电路(Ii12)予以流通较小电流而提高取得检波所需的信号电平。

    振荡电路
    65.
    发明公开

    公开(公告)号:CN101379694A

    公开(公告)日:2009-03-04

    申请号:CN200680053040.6

    申请日:2006-09-28

    Inventor: 池田毅 宫城弘

    CPC classification number: H03B5/36

    Abstract: 本发明涉及振荡电路,将第一开关(SW1)串联连接在第一电容器(1)与接地之间,在连接RTC用振荡器而使IC芯片(10)构成为外部输入缓冲电路时,通过使第一开关(SW1)成为非导通,而使第一电容器(1)及第二电容器(2)不会并联连接于RTC用振荡器的共振用电容器,且第一电容器(1)及第二电容器(2)不会构成振荡器的共振电路的一部分。此外,在连接专用的晶体振荡振子而使IC芯片(10)构成为振荡器一部分时,通过使第一开关(SW1)成为导通,以第一电容器(1)及第二电容器(2)构成共振电路的一部分。

    FM发射机
    66.
    发明公开

    公开(公告)号:CN101268618A

    公开(公告)日:2008-09-17

    申请号:CN200680034607.5

    申请日:2006-06-27

    Inventor: 宫城弘

    CPC classification number: H03C3/40 H03C5/00 H04H20/48

    Abstract: 本发明提供一种FM发射机,其提高了部件选择的自由度。其具有:连接有晶体谐振器(70)的振荡器(72);使用振荡器(72)的输出信号作为基准频率信号fr1,且生成具有其整数倍的频率的时钟信号的时钟发生电路(50);与该时钟信号同步动作,通过数字处理对输入的立体声数据进行立体声调制处理、FM调制处理和IQ调制处理的DSP(20);使用振荡器(72)的输出信号作为基准频率信号fr2,生成具有其整数倍的频率的信号的频率合成器(60);对从DSP(20)输出的信号和由频率合成器(60)生成的信号进行混合的混频器(40、42);对混频器(40、42)的输出进行加法运算的加法运算器(44)和将加法运算器(44)的输出信号放大,并由天线(48)进行发送的放大器(46)。

    频率合成器及其中使用的电荷泵电路

    公开(公告)号:CN101253690A

    公开(公告)日:2008-08-27

    申请号:CN200580049848.2

    申请日:2005-12-28

    Inventor: 池田毅 宫城弘

    CPC classification number: H03L7/0895 H03L7/0891 H03L7/18

    Abstract: 一种频率合成器,具备:信号产生电路(8),根据相位比较器(3)输出的比较信号与具有比该信号短的脉冲宽度的来自晶体振荡电路(1)的时钟信号,产生以两信号的逻辑积获得的控制信号;以及电荷泵电路,依据信号产生电路(8)所输出的控制信号进行电容器的充电动作或放电动作。从而依据比以往的比较信号短的脉冲宽度的控制信号渐渐地进行电容器的充电动作或放电动作,即使降低电容器的电容值,也可以实质地增大时间常数,能使频率合成器稳定动作。

    时钟脉冲发生电路及音频系统

    公开(公告)号:CN101189798A

    公开(公告)日:2008-05-28

    申请号:CN200680013883.3

    申请日:2006-03-08

    Inventor: 宫城弘

    CPC classification number: H03L7/183

    Abstract: 本发明的目的在于提供一种能够简化结构的时钟脉冲发生电路及音频系统。时钟脉冲发生电路300设有:用具有32.768kHz共振频率的晶体振子10产生基准频率信号的振荡器12;与由振荡器12产生的基准频率信号同步而产生具有基准频率信号的M倍频率的信号的PLL电路;通过将由PLL电路产生的信号以分频比N1分频,产生具有32kHz频率的第1时钟脉冲信号CLK1的第1分频器30;通过将由PLL电路产生的信号以分频比N2分频,产生具有38kHz频率的第2时钟脉冲信号CLK2的第2分频器32;以及通过将由PLL电路产生的信号以分频比N3分频,产生具有48kHz频率的第3时钟脉冲信号CLK3的第3分频器34。

Patent Agency Ranking