一种数据读写方法及装置
    61.
    发明公开

    公开(公告)号:CN105225676A

    公开(公告)日:2016-01-06

    申请号:CN201410314629.3

    申请日:2014-07-03

    Abstract: 本发明的实施例提供一种数据读写方法及装置,涉及通信领域,解决了现有技术中进行读操作后新型存储介质中的数据遭到破坏导致丢失的问题,进而保证了新型存储介质中数据的完整性。该方案包括:接收驱动电流,所述驱动电流用于驱动所述新型存储介质处于可读写状态;从所述新型存储介质中读出第一数据;将所述驱动电流的方向置反;将所述第一数据写回至所述新型存储介质。

    写装置及磁性存储器
    62.
    发明公开

    公开(公告)号:CN105096963A

    公开(公告)日:2015-11-25

    申请号:CN201410173016.2

    申请日:2014-04-25

    Abstract: 本发明实施例提供一种写装置及磁性存储器,写装置包括:第一驱动端口、第二驱动端口、第一信息存储区、第二信息存储区以及信息缓存区,第一信息存储区与信息缓存区之间存在第一区域,第二信息存储区和信息缓存区之间存在第二区域,第一信息存储区、第二信息存储区和信息缓存区采用第一磁性材料构成,第一区域和第二区域采用第二磁性材料构成,第一磁性材料的磁能高于第二磁性材料的磁能;第一信息存储区,用于向信息缓存区写入第一数据;第二信息存储区,用于向信息缓存区中写入第二数据;信息缓存区,用于缓存从第一信息存储区或第二信息存储区写入的数据,并将缓存的数据写入磁性存储器的一个磁畴中。能够保证磁性存储器的写入的稳定性。

    控制内存芯片的方法、芯片控制器和内存控制器

    公开(公告)号:CN105095122A

    公开(公告)日:2015-11-25

    申请号:CN201410154996.1

    申请日:2014-04-17

    CPC classification number: G06F13/16

    Abstract: 本发明的实施例提供一种控制内存芯片的方法、芯片控制器和内存控制器。该芯片控制器包括:寄存模块,用于寄存单独片选信息;控制模块,用于:接收内存控制器输出的第一片选信号;根据第一片选信号和寄存模块寄存的单独片选信息生成多个单独片选信号,其中多个单独片选信号与多个内存芯片一一对应,第一片选信号用于指示选择多个内存芯片,单独片选信息用于指示单独选择多个内存芯片中的至少一个内存芯片;分别向多个内存芯片输出多个单独片选信号,以便多个内存芯片中的至少一个内存芯片根据内存控制器输出的控制命令信号执行与控制命令信号对应的操作。本发明的实施例能够有效地减少对DRAM系统的传输带宽的占用。

    无线接入系统及无线业务处理方法

    公开(公告)号:CN102685934B

    公开(公告)日:2014-06-25

    申请号:CN201110434617.0

    申请日:2011-12-22

    Abstract: 本发明提供一种无线接入系统及无线业务处理方法。本发明通过集中设置BBU服务器,能够解决现有技术中由于BBU独立处理基站下小区的信号而导致的BBU能够处理的业务数量受到限制的问题,例如:当某个小区的负载增大到当前的BBU无法处理时,必须通过增加新的BBU来处理该小区增加的负载或者更换当前的BBU为一处理能力更大的BBU的问题;以及当某个小区的负载降低时,当前的BBU的空闲处理能力也无法处理其他基站下小区的信号的问题。使得在一个节点能够完成现有技术中多个BBU的信号处理,所有小区的负载共享BBU服务器的处理能力,从而进一步提高了BBU服务器的利用率。同时,由于BBU服务器集中设置,使得BBU服务器的维护方便和成本较低。

    无线接入系统及无线业务处理方法

    公开(公告)号:CN102685934A

    公开(公告)日:2012-09-19

    申请号:CN201110434617.0

    申请日:2011-12-22

    Abstract: 本发明提供一种无线接入系统及无线业务处理方法。本发明通过集中设置BBU服务器,能够解决现有技术中由于BBU独立处理基站下小区的信号而导致的BBU能够处理的业务数量受到限制的问题,例如:当某个小区的负载增大到当前的BBU无法处理时,必须通过增加新的BBU来处理该小区增加的负载或者更换当前的BBU为一处理能力更大的BBU的问题;以及当某个小区的负载降低时,当前的BBU的空闲处理能力也无法处理其他基站下小区的信号的问题。使得在一个节点能够完成现有技术中多个BBU的信号处理,所有小区的负载共享BBU服务器的处理能力,从而进一步提高了BBU服务器的利用率。同时,由于BBU服务器集中设置,使得BBU服务器的维护方便和成本较低。

    一种实现时隙复用解复用的方法

    公开(公告)号:CN100407603C

    公开(公告)日:2008-07-30

    申请号:CN02123530.9

    申请日:2002-07-02

    Abstract: 本发明公开了一种实现时隙复用解复用的方法,其关键是在进行码流速率转换时,写入地址产生模块根据预先设置的写入地址变化规律,将成帧的码流信号以时隙为单位顺序写入双端口随机存储器;至少缓存两个时隙后,由读出地址产生模块根据预先设置的读出地址变化规律,以时隙为单位从双端口随机存储器中读出。如此可以充分利用逻辑器件中DPRAM的资源,从而设计出简捷、可靠的复用解复用逻辑。

    获取硬件信息的方法及系统

    公开(公告)号:CN100351802C

    公开(公告)日:2007-11-28

    申请号:CN200510051413.3

    申请日:2005-03-02

    Abstract: 本发明公开了一种获取硬件信息的方法,所述方法包括:将硬件信息单元通过总线驱动器件连接到中央处理单元接口总线上;当需要读取硬件信息时,使能总线驱动器件的输出;通过中央处理单元接口总线读取硬件信息。本发明还公开了一种获取硬件信息的系统,包括:中央处理单元,多个硬件信息单元,至少一个总线驱动器件及控制单元,由控制单元使能总线驱动器件将硬件信息输出到中央处理单元接口总线上。利用本发明,可以节省逻辑器件的管脚资源,方便系统设计和集成。

    一种提高单板异常处理能力的系统和方法

    公开(公告)号:CN1889050A

    公开(公告)日:2007-01-03

    申请号:CN200610107843.7

    申请日:2006-07-26

    Abstract: 本发明公开了一种提高单板异常处理能力的系统和方法,所述系统包括CPU,复位监控电路,其特征在于,还包括中断触发模块,所述中断触发模块分别与CPU以及复位监控电路相连,用于从CPU接收清零信号,把该清零信号发送给复位监控电路,并根据条件向CPU发出中断信号,使CPU进行数据备份。本发明的提高单板异常处理能力的系统和方法提高了对异常复位单板故障的分析定位能力和对业务数据的备份能力,降低单板异常复位造成的影响。

    一种JTAG链自动连接系统及其实现方法

    公开(公告)号:CN1763556A

    公开(公告)日:2006-04-26

    申请号:CN200410086421.7

    申请日:2004-10-20

    Abstract: 本发明公开了一种JTAG链自动连接系统,该系统包括至少一个用于连接JTAG控制器的JTAG接口、一个以上JTAG器件、CPU、逻辑控制单元,用于控制JTAG链的自动连接,其连接关系为:JTAG器件和JTAG接口的TDI管脚和TDO管脚分别与逻辑控制单元的输入/输出端相连;JTAG接口的TCK管脚和TMS管脚均与JTAG器件的对应管脚相连;控制信号由CPU通过控制接口接入逻辑控制单元的输入/输出端。本发明还同时公开了一种实现JTAG链自动连接的方法,该方法能够在该系统上完成JTAG链的自动连接。采用该系统及其方法是一种可靠的JTAG链连接方法,提高了测试的方便性,并简化了设计,减少了工作量。本发明可以将针对器件的JTAG链连接方法延伸到模块级的JTAG链自动连接,给测试带来很大方便。

Patent Agency Ranking