公开(公告)号：CN118276944A

公开(公告)日：2024-07-02

申请号：CN202410711555.0

申请日：2024-06-03

Applicant: 北京开源芯片研究院

Inventor： 林明锋 ,  张军明 ,  陈康平 ,  包云岗 ,  唐丹 ,  何伟

IPC: G06F9/30 ,  G06F12/02 ,  G06F12/10

Abstract: 本发明实施例提供一种数据读取方法、装置、电子设备及可读存储介质，涉及计算机技术领域，本发明实施例根据访存地址和高速缓存的标志域中存储的第一物理地址，从高速缓存的组中确定访存地址对应的目标组；从标志域中获取目标组中各个缓存行的第一物理地址，并将目标组中各个缓存行的第一物理地址确定为第一参考地址；对第一参考地址和访存地址对应的目标物理地址进行哈希映射，得到第一参考地址对应的第一映射参数和目标物理地址对应的第二映射参数；根据第一映射参数和所述第二映射参数，获取目标物理地址对应的目标数据块。本发明实施例降低了高速缓存进行数据读取的功耗，提高了高速缓存进行数据读取的效率。

公开(公告)号：CN117725866B

公开(公告)日：2024-05-14

申请号：CN202410175555.3

申请日：2024-02-07

Applicant: 北京开源芯片研究院

Inventor： 管明星 ,  包云岗 ,  唐丹 ,  何伟

IPC: G06F30/33 ,  G06F30/337

Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域。该方法包括：将待测设计拆分为至少两个子模块；针对每个子模块进行建模，得到参考模型；所述参考模型包含所述待测设计中每个子模块对应的参考子模型；在每个时钟周期内对所述待测设计中的时序控制信号进行采样，并利用采样得到的时序控制信号对所述子模块和所述子模块对应的参考子模型进行时序对齐；对所述子模块的输出信息与所述参考子模型的输出信息进行比对，得到验证结果。本发明实施例对待测设计中的子模块与参考子模型进行了时序对齐，可以避免待测设计与参考模型的时序未对齐对验证完备性造成的负面影响。

公开(公告)号：CN117093052A

公开(公告)日：2023-11-21

申请号：CN202311344682.3

申请日：2023-10-17

Applicant: 北京开源芯片研究院

Inventor： 陈子皓 ,  甘思锋 ,  权启源 ,  何伟 ,  唐丹 ,  包云岗

IPC: G06F1/12 ,  G06F15/163

Abstract: 本申请提供了一种时钟信号传输方法、装置、设备及介质，涉及电子电路技术领域，方法包括：从拓扑结构中，确定出包括所述目标寄存器的目标信号传输链路；拓扑结构由多条信号传输链路组成，信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，缓冲器位于缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；将时钟信号从目标信号传输链路中最高层级的缓冲器依次传输至所述目标信号传输链路中最低层级的缓冲器，然后传输至所述目标寄存器，实现处理模块的时钟同步。本申请的时钟信号传输方法，具备延迟小、噪声小，可满足处理模块时钟同步要求的优点。

公开(公告)号：CN116933707A

公开(公告)日：2023-10-24

申请号：CN202311197916.6

申请日：2023-09-15

Applicant: 北京开源芯片研究院

Inventor： 郑楚育 ,  何伟 ,  唐丹 ,  包云岗

IPC: G06F30/333 ,  G06F11/36

Abstract: 本申请提供了一种设计电路的测试方法、装置、设备及介质，涉及电路测试技术领域，包括：获取待测试文件及测试用例；测试用例包括电路输入数据，测试用例是通过Lua语言对设计电路的测试任务进行描述所得到的用例；将待测试文件输入测试用例，并基于测试用例中的电路输入数据和测试任务，执行待测试文件，获取针对设计电路的仿真输出结果；根据仿真输出结果获取设计电路的测试结果。基于Lua语言描述的测试用例对待测试文件的设计电路进行测试，提高了设计电路的测试效率。