-
公开(公告)号：CN112463719A
公开(公告)日：2021-03-09
申请号：CN202011410089.0
申请日：2020-12-04
Applicant: 上海交通大学
IPC: G06F15/78
Abstract: 一种基于CGRA的存内处理系统，其特征在于，包括：中央处理器、主存、可重构阵列、全局指令寄存器，采用3D堆叠模式，每一个主存块对应一个逻辑层，所述逻辑层和存储芯片之间采用TSV技术进行直连；可重构阵列的处理单元被配置为存储单元或算术逻辑单元；存储单元用于与所述内存进行数据交换；算术逻辑单元用于根据寄存器数据、附近所述存储单元数据、配置信息进行计算。本发明的有益效果为：明显的性能优势，广泛的应用优势，在仿真平台下可以实现该架构的功能仿真，并应用到具体的数据密集型算法中，适配更多的算法应用，灵活性更高，可重构阵列全局指令存储器均采用非对称设计，大大提高了可重构阵列内部配置数据传输的效率。
-
公开(公告)号：CN112306500A
公开(公告)日：2021-02-02
申请号：CN202011375400.2
申请日：2020-11-30
Applicant: 上海交通大学
IPC: G06F8/41
Abstract: 一种针对粗粒度可重构结构的降低多类访存冲突编译方法，在编译器后端面高度时，采用访存压力分摊方法进行处理，调整不同子DFG的启动时间，调度结果将会通过数组起始地址偏置分配方法处理，对一时间内所有的访存操作访问的不同数组起始地址进行调整，还包括冲突感知映射方法的处理，根据冲突矩阵和当前映射情况将不同操作映射至PE上，重排序和回溯算法确保了映射过程的正确性。本发明的有益效果为：有效降低多数组间的多存储体冲突，大幅度降低主存利用DMA传递数据至片上存储器的时间代价；避免访存冲突，带来CGRA上更高的应用加速比；编译器后端流程结构简单，算法复杂度低，编译速度快。
-
公开(公告)号：CN111669137A
公开(公告)日：2020-09-15
申请号：CN202010345198.2
申请日：2020-04-27
Applicant: 上海交通大学
Abstract: 本发明提供了一种自适应可变增益延时放大器，其包括：双路自适应脉冲收缩电路，用于接收两路脉冲信号，并在两路脉冲信号的延时大于阈值时对两路脉冲信号之间的延时进行收缩，使其延时适配于所述可变增益延时放大电路的输入可变范围；可变增益延时放大电路，基于RS锁存器的亚稳态效应对所述双路自适应脉冲收缩电路输出的双路脉冲信号的延时进行放大。本发明提供的延时放大器的实现和控制方式，具有结构简单、增益可控、稳定性强的优点；采用双路自适应脉冲收缩单元对输入进行预处理的方式，线性区间与动态增益的提升，且增益可控。
-
-
公开(公告)号：CN109471636B
公开(公告)日：2020-07-14
申请号：CN201811076548.9
申请日：2018-09-14
Applicant: 上海交通大学
IPC: G06F8/41
Abstract: 本发明提供了一种粗粒度可重构体系结构的算子映射方法及系统，包括：数据流图生成步骤、最小循环启动间隔计算步骤、算子调度步骤、调度判断步骤、阵列图构建步骤、排序步骤、前向映射步骤、当前映射判断步骤、反向回溯步骤、所有映射判断步骤和配置生成步骤。本发明能在较短的编译时间内达到较好的映射性能，获得较高的加速比，且具有较小的面积和能耗开销。对排好序的算子节点依次进行前向映射，当前向映射失败时，采用反向回溯的方式进入一条新的映射路径，尽可能在不降低性能的前提下找到成功的映射方案。
-
Patent Agency Ranking
公开(公告)号：CN110518884A
公开(公告)日：2019-11-29
申请号：CN201910769767.3
申请日：2019-08-20
Applicant: 上海交通大学
Abstract: 本发明提供了一种延时放大器，其特征在于，所述延时放大器包括一级或多级放大电路；所述一级或多级放大电路中至少包括一级基于自定时振荡环的延时放大电路；所述延时放大器还包括输入级延时放大电路；若输入延时匹配于放大电路的设定参数，则放大电路本身作为输入级延时放大电路；若输入延时不匹配于放大电路的设定参数，则独立的输入级延时放大电路能够将该不匹配的输入延时转换为匹配于放大电路设定参数的延时信号。本发明提供的延时放大电路的实现和控制方式，可以提高延时放大器的灵活性和稳定性。
-
公开(公告)号：CN109918339A
公开(公告)日：2019-06-21
申请号：CN201910134103.X
申请日：2019-02-22
Applicant: 上海交通大学
IPC: G06F15/80
Abstract: 本发明公开了一种针对粗粒度可重构结构的基于相似性的指令压缩方法，涉及计算机指令优化领域，包括1)利用原有的粗粒度可重构编译技术得到数据流图；2)通过原有的粗粒度可重构资源感知映射方法对所述数据流图进行映射；3)通过映射算法和基本指令集结构，对所述数据流图的映射结果进行指令优化配置；4)根据所述基本指令集结构，制定指令优化规则，针对每一个运算单元的指令进行分割，提取并压缩后存入全局指令存储器中；5)根据所述指令优化规则，设计指令存储控制器；6)通过所述指令存储控制器读取所述全局指令存储器中的指令编码，执行指令。本发明应用领域广泛，在指令传输过程中具有更高的性能和面积及功耗优势。
-
公开(公告)号：CN109669682A
公开(公告)日：2019-04-23
申请号：CN201811550171.6
申请日：2018-12-18
Applicant: 上海交通大学
Abstract: 本发明提供了一种基于通用可重构处理器的DBSS和MBSS映射方法，包括：将循环分割为循环控制基本块和循环体基本块，所述循环控制基本块包括基本算子，所述循环体基本块包括循环体；根据所述循环体基本块的基本算子构建第一有向图描述数据依赖关系；根据所述循环控制基本块的基本算子构建数据流图，根据循环控制基本块和循环体基本块质检的控制依赖关系构建第二有向图描述基本块之间的控制依赖关系；将循环控制基本块和循环体基本块合并为一个混合数据控制流图；对混合数据控制流图进行映射。在处理循环边界不确定的应用上，本发明在速度、性能和功耗上都具有较大的优势。
-
公开(公告)号：CN109192239A
公开(公告)日：2019-01-11
申请号：CN201810829670.2
申请日：2018-07-25
Applicant: 上海交通大学
IPC: G11C29/56
Abstract: 本发明提供了一种SRAM存储器的片上测试电路和测试方法，建立和保持时间测量电路、访问时间测量电路、功能测试电路分别连接在控制电路与多路选择电路之间，多路选择电路连接SRAM存储器，控制电路控制多路选择电路；建立和保持时间测量电路和访问时间测量电路均包括数字时间转换器，数字时间转换器由可调延时链构成，可调延时链由延时单元构成，通过调整延时单元的数量来设置不同的延时。本发明将控制电路、建立和保持时间测量电路、访问时间测量电路、功能测试电路结合，同时实现测量SRAM的访问时间、建立时间、保持时间和存储功能，大大缩短了测试时间，并且提高了测量的精度。
-
公开(公告)号：CN108389183A
公开(公告)日：2018-08-10
申请号：CN201810070005.X
申请日：2018-01-24
Applicant: 上海交通大学
CPC classification number: G06T7/0012 , G06N3/0454 , G06N3/0481 , G06N3/08 , G06T2207/30064
Abstract: 本发明提供了一种肺部结节检测神经网络加速器及其控制方法，输入数据通过控制模块进入FIFO模块，然后进入卷积模块完成卷积中的乘累加运算，乘累加运算后进入累加模块累加中间值，累加中间值后进入激活函数模块进行激活函数，激活函数后进入降采样模块进行均值池化，均值池化后进入光栅化模块进行光栅化，将输出转化为一维向量返回控制模块；控制模块调用并配置FIFO模块、卷积模块、累加模块、激活函数模块、降采样模块和光栅化模块控制迭代，以及将迭代结果传输至全连接层进行乘累加运算和概率比较。本发明通过控制模块针对该肺部结节检测网络优化了迭代控制逻辑，以节省资源消耗，增加数据吞吐率。
-
-
-
-
-
-
-
-
-
Search Results
102
records
(took 0.024 seconds)
