-
公开(公告)号：CN110175385B
公开(公告)日：2021-01-15
申请号：CN201910419760.9
申请日：2019-05-20
Applicant: 山东大学
IPC: G06F30/392
Abstract: 本发明公开了一种基于性能磨损均衡的非易失FPGA布局优化方法和系统，所述方法包括：随机生成激励作为电路测试的输入，估计每个逻辑Block RAM运行时的写入频率；基于当前布局对应的物理块和逻辑块写入频率，生成初始布局；在初始布局的基础上调整逻辑块到物理块的映射并进行性能和寿命评估，接受评估结果满足设定条件的调整，得到新的布局和相应配置文件；将新的布局作为当前布局，重复该步骤，生成多个配置文件；FPGA首先按照第一个配置文件运行，对每个物理Block RAM的写入次数进行计数，若存在物理Block RAM的写入次数达到预设阈值，按照配置文件的生成顺序调取下一配置文件对布局进行重构。本发明实现了FPGA性能和使用寿命的均衡。
-
公开(公告)号：CN111913899A
公开(公告)日：2020-11-10
申请号：CN202010627548.4
申请日：2020-07-02
Applicant: 山东大学
Abstract: 本公开提供了一种基于FSMC与FPGA的UART拓展方法，在STM32上将UART协议转换为FSMC协议；在FPGA上将FSMC协议转换为UART数据，以完成与FSMC的通信；在FPGA上将普通数据转换为UART协议，使数据能够通过拓展出的UART接口完成与外部设备间的数据收发。本公开过能够面向多UART应用，以FPGA的丰富可重构逻辑资源和I/O资源支持STM32的拓展性，使开发人员能够更灵活的使用更多UART接口而不必改变编程方式。
-
公开(公告)号：CN111738920A
公开(公告)日：2020-10-02
申请号：CN202010535149.5
申请日：2020-06-12
Applicant: 山东大学
Abstract: 本发明公开了一种面向全景拼接加速的FPGA架构及全景图像拼接方法，所述FPGA架构包括：第一VDMA模块和第二VDMA模块，分别用于读取待拼接的第一图像和第二图像，并传输至第一IP核；第一IP核，用于对第一图像和第二图像进行特征点检测，以及像素点梯度幅值和方向计算，并将计算结果传输至第二IP核；第二IP核，用于根据得到的像素点梯度幅值和方向生成特征描述符，并传输至MICROBLAZE软核；MICROBLAZE软核，用于根据特征描述符执行特征点匹配和图像融合。本发明利用FPGA的高并行度及低功耗的特点有效保证了拼接过程的实时性。
-
公开(公告)号：CN106909323B
公开(公告)日：2020-03-10
申请号：CN201710122207.X
申请日：2017-03-02
Applicant: 山东大学
IPC: G06F12/0882 , G06F3/06
Abstract: 本发明公开了一种适用于DRAM/PRAM混合主存架构的页缓存方法及混合主存架构系统，其中，页缓存方法包括：混合主存系统接收页面操作请求，当页面操作请求是写页面请求时，将写页面请求的页面放入DRAM；当页面操作请求是读页面请求，将读页面请求的页面放入PRAM；混合主存系统根据页面的写密集型标志位来筛选出写密集型缓存页，并仅将写密集型缓存页从PRAM迁移至DRAM中进行缓存。本发明缓解了PRAM写操作引起的延迟，降低主存系统性能的损失；同时达到延长PRAM使用寿命的目的。
-
公开(公告)号：CN109885279A
公开(公告)日：2019-06-14
申请号：CN201910156594.8
申请日：2019-03-01
Applicant: 山东大学
Abstract: 本公开提供了一种水下传感器及定位系统。其中，一种水下传感器，包括ReRAM和控制器，所述控制器与ReRAM相连；所述ReRAM包括内存模块和欧几里得度量模块；所述内存模块用于缓存输入数据；所述欧几里得度量模块包括若干个并行度量模块，每个并行度量模块包括加法计算模块、开方计算模块和若干个并行计算模块；所述并行计算模块包括第一减法运算阵列和第一乘法运算阵列；所述并行计算模块用于并行计算欧几里得度量公式中的每个加数；所述加法计算模块用于完成对并行计算模块各单元运算结果的求和过程，并将结果作为开方计算模块的输入数据。
-
Patent Agency Ranking
公开(公告)号：CN109872161A
公开(公告)日：2019-06-11
申请号：CN201910156445.1
申请日：2019-03-01
Applicant: 山东大学
Abstract: 本公开提供了一种加速IOTA子链交易验证过程的芯片及系统。其中，加速IOTA子链交易验证过程的芯片包括ReRAM，其包括内存模块，内存模块与子链交易验证模块相连，内存模块被配置为存储未被验证过的交易的哈希值；所述子链交易验证模块包括乘逻辑阵列、异或逻辑阵列、与逻辑阵列和循环移位逻辑阵列；控制器，其被配置为：调取内存模块内的数据并输入至子链交易验证模块中；根据keccak加密算法输出所述子链交易验证模块中相应阵列的控制信号，以验证当前未被验证过的交易的哈希值是否正确并加速IOTA子链交易验证过程。其利用ReRAM存内计算结构，避免了数据在CPU与内存之间的数据移动，大大减小了数据的移动开销，加速了子链交易验证过程的处理速度。
-
公开(公告)号：CN104184578B
公开(公告)日：2017-07-07
申请号：CN201410370767.3
申请日：2014-07-30
Applicant: 山东大学
IPC: H04L9/06
Abstract: 本发明公开了一种基于FPGA的椭圆曲线标量乘法加速电路及其算法，电路包括输入模块、仿射坐标转化为投影坐标模块、主循环乘法模块、投影坐标转化为仿射坐标模块、输出模块和时钟控制模块；输入参数经输入模块将数据传递给仿射坐标转化为投影坐标模块、主循环乘法模块和投影坐标转化为仿射坐标模块；仿射坐标转化为投影坐标模块将数据传递给主循环乘法模块；主循环乘法模块将数据传递给投影坐标转化为仿射坐标模块；投影坐标转化为仿射坐标模块将数据传递给输出模块；时钟控制模块用于控制仿射坐标转化为投影坐标模块、主循环乘法模块和投影坐标转化为仿射坐标模块的时钟信号。本发明得到一种有限域上的运算设计更优的执行电路。
-
公开(公告)号：CN118133991B
公开(公告)日：2024-08-06
申请号：CN202410561835.8
申请日：2024-05-08
Applicant: 山东大学
Abstract: 本申请涉及联邦学习模型训练进度控制技术领域，涉及一种面向联邦学习的数据分类同步控制方法及装置、介质。所述方法包括：云服务器初始化并下发全局模型；手机节点计算本地数据难度分布，云服务器计算本轮全局模型中的数据难度阈值；手机节点根据阈值筛选符合当前难度阶段的数据，进行本地训练；云服务器接收到模型更新，进行聚合，获得新的全局模型；对新的全局模型进行测试得到测试损失，判别测试损失是否满足切换阶段的条件，若满足则进入下一阶段，若不满足继续当前阶段；重复训练过程至训练完成。本发明以全局同步的方式实现自步学习由简单至困难的学习过程，提升了模型精度和收敛速度，具有良好的泛化性。
-
公开(公告)号：CN117392483B
公开(公告)日：2024-02-23
申请号：CN202311657248.0
申请日：2023-12-06
Applicant: 山东大学
IPC: G06V10/774 , G06V10/94 , G06V10/764 , G06V20/30 , G06F16/55 , G06N20/00
Abstract: 本申请涉及联邦学习大模型训练加速技术领域，公开基于增强学习的相册分类模型训练加速方法、系统及介质。具体是在手机相册本地智能分类场景中，将手机上传的模型更新的聚合问题转化为增强学习的目标问题，基于增强学习在云服务器中建立手机相册本地分类模型的Q表，Q表中的Q值最大的动作是当前状态下最优的聚合权重分配方案，能够精确表示各个参与联邦学习的手机对全局模型的贡献。在手机相册分类模型聚合过程中提升了聚合后的模型质量，加快了模型收敛速度，降低了通信开销。
-
公开(公告)号：CN111836327B
公开(公告)日：2022-05-17
申请号：CN202010630938.7
申请日：2020-07-03
Applicant: 山东大学
Abstract: 本发明属于水下传感器网络领域，提供了一种水下传感器网络路由数据传输方法及水下传感器网络。其中，水下传感器网络路由数据传输方法包括获取水下传感器网络拓扑结构相关数据，查询水下传感器网络中的当前节点的所有邻居节点；将每个邻居节点的传输距离、传输角度、剩余能量和累积奖赏作为模糊器的输入，根据模糊规则库推理，去模糊化得到每个邻居节点的Q值，选择Q值最大的邻居节点作为转发节点，同时按照预设学习效率以及最大Q值来更新当前节点的累积奖赏；水下传感器网络中所有节点的累积奖赏初始值均为0。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.025 seconds)
