一种超导触发器及其运行方法

    公开(公告)号:CN111049503A

    公开(公告)日:2020-04-21

    申请号:CN201911316279.3

    申请日:2019-12-19

    Abstract: 本发明提出一种超导触发器及其运行方法,包括:磁通量子分离器件、可复位触发器和非破坏读出寄存器;该磁通量子分离器件的输入端用于接收该超导触发器的使能信号,该磁通量子分离器件的输出端与该非破坏读出寄存器的复位输入端相连,该磁通量子分离器件的另一输出端与可复位触发器的时钟输入端相连;该可复位触发器的输入端作为该超导触发器的输入端,该可复位触发器的复位端用于接收该超导触发器的清空信号,该可复位触发器的输出端与该非破坏读出寄存器的输入端相连;该非破坏读出寄存器的时钟输入端作为该超导触发器的时钟输入端,该非破坏读出寄存器的输出端作为该超导触发器的输出端。

    基于检查点的计算机的容错方法

    公开(公告)号:CN107193692B

    公开(公告)日:2020-01-21

    申请号:CN201710369325.0

    申请日:2017-05-23

    Abstract: 本发明提供一种基于检查点的计算机的容错方法。该方法包括:在判断为执行检查点时,暂停用户进程;利用计算机中空闲的计算资源对所述用户进程的进程状态数据进行分块并计算每个分块的hash值,以确定需要保存的分块;在计算分块的hash值的过程中,将已经确定的需要保存的分块和相应的hash值进行保存,以形成用于恢复出错的用户进程的检查点文件。利用本发明的方法能够有效的利用超级计算机中空闲计算资源和并行文件系统的I/O带宽,从而缩短执行检查点和检查点卷回的时间。

    基于检查点的计算机的容错方法

    公开(公告)号:CN107193692A

    公开(公告)日:2017-09-22

    申请号:CN201710369325.0

    申请日:2017-05-23

    Abstract: 本发明提供一种基于检查点的计算机的容错方法。该方法包括:在判断为执行检查点时,暂停用户进程;利用计算机中空闲的计算资源对所述用户进程的进程状态数据进行分块并计算每个分块的hash值,以确定需要保存的分块;在计算分块的hash值的过程中,将已经确定的需要保存的分块和相应的hash值进行保存,以形成用于恢复出错的用户进程的检查点文件。利用本发明的方法能够有效的利用超级计算机中空闲计算资源和并行文件系统的I/O带宽,从而缩短执行检查点和检查点卷回的时间。

    基于动态优先级的总线仲裁器和动态改变优先级的方法

    公开(公告)号:CN100345128C

    公开(公告)日:2007-10-24

    申请号:CN200410003416.5

    申请日:2004-02-25

    Inventor: 张志敏

    Abstract: 本发明公开了一种基于动态优先级的总线仲裁器和动态改变优先级的方法。该总线仲裁器,包括与多个主设备连接总线仲裁判优电路,用于存储二进制表示的各主设备优先级的优先级寄存器,该优先级寄存器可接收外部指令来更新其内存储的各主设备的优先级,译码器分别与所述总线仲裁判优电路和所述优先级寄存器连接,用于对优先级寄存器中存储的优先级进行译码。进行优先级动态改变时,所述优先级寄存器接收来自于程序的指令或者来自主设备的升级请求信号,更新所述优先级寄存器中的所述主设备的优先级。采用本发明后,用户可以动态调整设备的优先级分配,而且设备本身可以在负载发生时主动申请调整优先级,获取较好的总线仲裁机制。

    基于动态优先级的总线仲裁器和动态改变优先级的方法

    公开(公告)号:CN1661579A

    公开(公告)日:2005-08-31

    申请号:CN200410003416.5

    申请日:2004-02-25

    Inventor: 张志敏

    Abstract: 本发明公开了一种基于动态优先级的总线仲裁器和动态改变优先级的方法。该总线仲裁器,包括与多个主设备连接总线仲裁判优电路,用于存储二进制表示的各主设备优先级的优先级寄存器,该优先级寄存器可接收外部指令来更新其内存储的各主设备的优先级,译码器分别与所述总线仲裁判优电路和所述优先级寄存器连接,用于对优先级寄存器中存储的优先级进行译码。进行优先级动态改变时,所述优先级寄存器接收来自于程序的指令或者来自主设备的升级请求信号,更新所述优先级寄存器中的所述主设备的优先级。采用本发明后,用户可以动态调整设备的优先级分配,而且设备本身可以在负载发生时主动申请调整优先级,获取较好的总线仲裁机制。

Patent Agency Ranking