公开(公告)号：CN103353725A

公开(公告)日：2013-10-16

申请号：CN201310087366.2

申请日：2013-03-19

Applicant: 中国科学院声学研究所

Inventor： 鄢社锋 ,  马晓川 ,  蒋理 ,  杨力 ,  林格平 ,  王敏

IPC: G05B19/042

Abstract: 本发明公开了一种采用FPGA实现基于PCI接口协议的阵列式可扩展数据采集系统，该系统包括：多块相同的模拟信号采集板卡，其中每个板卡包括：控制器模块，由FPGA芯片及SRAM芯片构成，用于控制采样过程以及生成板间总线信号和控制数据的缓存与传输；多路ADC模块，由64路结构相同的单路ADC模块构成，用于将模拟信号转化成数字信号，再将数据输出至所述控制器模块；电源模块，由两个完全相同的电源子模块构成，用于给各芯片提供稳定且低噪的电源；PCI桥接芯片，用于通过PCI总线实现所述模拟信号采集板卡与上位机的通信。本发明利用FPGA实现了多路ADC的采样控制和数据流的控制，极大的增强了设计的灵活性、可扩展性。

公开(公告)号：CN103218311A

公开(公告)日：2013-07-24

申请号：CN201310087059.4

申请日：2013-03-19

Applicant: 中国科学院声学研究所

Inventor： 马晓川 ,  鄢社锋 ,  林格平 ,  杨力 ,  林津丞 ,  李宾

IPC: G06F12/08 ,  G06F13/20

Abstract: 本发明公开了一种采用静态存储来实现虚拟FIFO的装置，主要包括：数据上/下行二级FIFO模块、状态机模块和外部一级FIFO模块，所述数据上/下行二级FIFO模块，数据上行二级FIFO模块和数据下行二级FIFO模块，其均由由FPGA内部的存储器块构成，用于将数据进行初级的传输；所述状态机模块，用于利用FPGA控制数据流的传输状态；所述外部一级FIFO模块，由静态存储实现，用于实现大容量的FIFO数据缓存。本发明采用SRAM实现了虚拟FIFO，相比于专门的片外FIFO器件和FPGA内部FIFO，在保证高速大容量数据缓存的同时，极大地降低了硬件成本，并且提高了系统的可靠性。

公开(公告)号：CN103164375A

公开(公告)日：2013-06-19

申请号：CN201310086632.X

申请日：2013-03-19

Applicant: 中国科学院声学研究所

Inventor： 鄢社锋 ,  马晓川 ,  林格平 ,  杨力 ,  彭承彦 ,  蒋理

IPC: G06F13/38

Abstract: 本发明公开了一种通过PCI总线与计算机进行通信的多通道数模转换装置，该装置包括高速数据传输模块(201)和模数转换模块(202)以及控制模块(203)，其中高速数据传输模块(201)用于通过PCI总线接收高性能计算机所发送的信号数据；数模转换模块(202)用于接收来自所述高速数据传输模块(201)的回波数字信号，然后通过数模转换电路转换为模拟信号并输出；控制模块(203)用于控制所述信号数据的寄存器读写、所述信号数据向FIFO的读写以及对数模转换模块(202)转换功能的控制。通过使用本发明的装置，由两块板卡改为一块板卡，提高了设计的集成度，降低了成本，更加适用于专门的数模转换，比如仿真系统等。

公开(公告)号：CN103324596A

公开(公告)日：2013-09-25

申请号：CN201310086614.1

申请日：2013-03-19

Applicant: 中国科学院声学研究所

Inventor： 马晓川 ,  鄢社锋 ,  李宾 ,  杨力 ,  林格平 ,  秦博

IPC: G06F13/40

Abstract: 本发明公开了一种基于X86体系结构处理器的VME单板计算机装置，所述装置包括CPU模块、PCI或PCIE总线桥芯片以及接口模块，其中所述CPU模块为嵌入式计算机模块，通过PCI或PCIE总线连接于所述PCI或PCIE总线桥芯片；所述PCI或PCIE总线桥芯片，通过PCI或PCIE总线连接于所述CPU模块和通过本地总线连接于所述接口模块，用于PCI或PCIE总线到本地总线之间的转换；所述接口模块，通过本地总线连接于所述PCI或PCIE总线桥芯片，用于通过FPGA实现本地总线到VME总线的转换。采用本发明的装置，通过PCI或PCIE总线桥芯片+FPGA（可编程逻辑器件）的设计，方便对板间接口自定义，大大提高了VME单板计算机的总线带宽。