公开(公告)号：CN113326672B

公开(公告)日：2022-11-01

申请号：CN202110597450.3

申请日：2021-05-31

Applicant: 东南大学

Inventor： 王学香 ,  宋相男 ,  徐镇宇 ,  张诗莹 ,  曹鹏

IPC: G06F30/396

Abstract: 本发明公开了一种针对近阈值时钟偏差优化的时钟树综合构建方法，本发明首先通过分组构建了一种结构均衡的时钟树结构，具体表现为：每条时钟路径有相同的时钟缓冲器级数，同一级时钟缓冲器的型号相同，同一级时钟缓冲器的负载电容相同。通过均衡的时钟树结构来优化时钟偏差。之后采用了动态规划算法对时钟树的时钟缓冲器型号进行优化，同时通过时钟偏差波动的建模来判断解的可行性，选择时钟偏差波动较小的解，由此对时钟偏差的波动进行优化。

公开(公告)号：CN115130425A

公开(公告)日：2022-09-30

申请号：CN202210609322.0

申请日：2022-05-31

Applicant: 东南大学

Inventor： 王学香 ,  张昊 ,  王培峰 ,  曹鹏

IPC: G06F30/396 ,  G06F117/04

Abstract: 本发明公开了一种面向近阈值时钟树的时序建模方法，包括：时钟缓冲器时序建模、互连线时序建模、时序路径建模；建模对象为时序均值及时序波动值；该建模方法首先通过Hspice仿真采集建模所需的数据集，并验证数据集完整性，仿真结果首先通过列文伯格马夸尔特算法进行初步拟合，然后使用模拟退火算法对各输入量权重进行精度优化，最后使用模拟退火算法对各输入量权重系数进行优化；本发明在大大提高了时钟树抗工艺波动性能的同时，提高了时钟树综合的效率，满足了近阈值条件下时钟树综合的计算需求。

公开(公告)号：CN114937048A

公开(公告)日：2022-08-23

申请号：CN202210610203.7

申请日：2022-05-31

Applicant: 东南大学

Inventor： 王学香 ,  梁江伟 ,  余为民 ,  张健 ,  曹鹏

IPC: G06T7/11 ,  G06T7/12

Abstract: 本发明公开了一种基于分簇的三重图案光刻版图分解方法，包括：多边形分割为矩形存储，根据多边形之间的距离构建冲突图；通过候选缝合边位置计算、挑选合适的缝合边以在冲突图中添加缝合边；通过独立组建计算，隐藏顶点度数小于3的顶点，桥边拆解，分簇等多种冲突图化简算法，减小版图分解问题的规模；用整数线性规划松弛而来的半定规划算法对各个子冲突图求解；对簇与簇之间的顶点进行配色调整减少缝合边的使用以及最后将所有子冲突图合并得到最终的版图分解结果。本发明通过分簇使得子冲突图的规模变得更小，从而加快算法求解速度。与此同时，本发明还通过新的适用于三重图案光刻的簇间配色调整算法实现了更高的算法求解质量。

公开(公告)号：CN110442926A

公开(公告)日：2019-11-12

申请号：CN201910643441.6

申请日：2019-07-17

Applicant: 东南大学

Inventor： 曹鹏 ,  杨泰 ,  郭静静

IPC: G06F17/50

Abstract: 本发明公开了一种先进工艺和低电压下的集成电路统计时序分析方法，通过对先进工艺下集成电路的工艺参数波动情况进行仿真建模，基于低电压下集成电路延时与工艺参数间的关系建立电路时序统计模型，分析集成电路时序波动情况下的最大延时和最小延时。与传统的静态时序分析方法相比，能够更准确的分析工艺参数波动下的电路延时分布情况，对于先进工艺和低电压下集成电路设计具有重要意义。

公开(公告)号：CN106294278B

公开(公告)日：2019-03-12

申请号：CN201610619107.3

申请日：2016-08-01

Applicant: 东南大学

Inventor： 龚宇 ,  王晓彤 ,  葛伟琪 ,  刘波 ,  曹鹏 ,  杨军 ,  时龙兴

IPC: G06F15/78

Abstract: 本发明公开了一种用于动态可重构阵列计算系统的自适硬件预配置控制器，其功能为根据不同应用场景及计算需求选取最优化的动态可重构计算阵列硬件参数并对动态可重构计算阵列进行预配置，其核心结构包括阵列规模计算逻辑、路由结构计算逻辑、预配置信息缓存单元、预配置信息发送控制单元和预配置信息输出接口。本发明将多个计算逻辑紧耦合，组成一个完整的最优化硬件参数选择器，通过向动态可重构计算阵列发送相应的预配置信息，对阵列规模及其路由结构进行预配置，使得动态可重构阵列计算系统在灵活度和专用性能上达到更好的平衡。

公开(公告)号：CN105871536B

公开(公告)日：2019-01-29

申请号：CN201610422789.9

申请日：2016-06-14

Applicant: 东南大学

Inventor： 曹鹏 ,  申艾麟 ,  陈圣华 ,  陆启乐 ,  刘波 ,  杨锦江

IPC: H04L9/00 ,  H04L9/06

Abstract: 本发明公开了一种基于随机延时的面向AES算法的抗功耗攻击方法，在AES算法中添加随机数发生器和随机延时模块，在寄存器与轮操作模块之间提供多条不同延时的路径，并通过随机数发生器产生的随机数来随机选择一条路径，使得轮操作模块产生功耗的时间点在一个时钟周期中趋于随机化。本方法有效降低了AES算法中基于汉明重量的假设功耗和实际功耗轨迹的相关性，可以有效抵抗基于汉明重量模型的功耗攻击。

公开(公告)号：CN105511919B

公开(公告)日：2018-07-20

申请号：CN201510890096.8

申请日：2015-12-07

Applicant: 东南大学

Inventor： 曹鹏 ,  赵利锋 ,  申艾麟 ,  杨锦江 ,  刘波

IPC: G06F9/445

Abstract: 本发明公开了一种可重构系统的动态局部重构控制器，包括可重构计算阵列行、可重构计算阵列行控制器、可重构计算阵列配置接口、流水线寄存器和流水线控制器。本发明还公开了一种可重构系统的动态局部重构控制器的控制方法。本发明能够减少可重构系统总的配置时间，提高可重构系统的计算性能。

公开(公告)号：CN107203487A

公开(公告)日：2017-09-26

申请号：CN201710373272.X

申请日：2017-05-24

Applicant: 东南大学

Inventor： 曹鹏 ,  申艾麟 ,  吴江平 ,  杨军 ,  时龙兴

IPC: G06F15/78

Abstract: 本发明公开了一种抗功耗攻击的安全可重构架构，包括多行可重构阵列运算行、行控制器、通用寄存器堆、寄存器、输入缓存、输出缓存、可重构查找表、第一多路数据选择器、秘密分享安全防护模块和数据通路动态重构安全防护模块；其中，可重构阵列运算行包括算术逻辑单元、数据置换网络、数据载入单元和数据输出单元；秘密分享安全防护模块包括第二多路数据选择器、异或操作模块、数据缓存模块和第一随机数发生器；数据通路动态重构安全防护模块包括第三多路数据选择器、第四多路数据选择器、第二随机数发生器、第三随机数发生器、第一延时数据通路和第二延时数据通路。本发明在保证安全性的同时能大幅降低面积和性能开销。

公开(公告)号：CN106294278A

公开(公告)日：2017-01-04

申请号：CN201610619107.3

申请日：2016-08-01

Applicant: 东南大学

Inventor： 龚宇 ,  王晓彤 ,  葛伟琪 ,  刘波 ,  曹鹏 ,  杨军 ,  时龙兴

IPC: G06F15/78

CPC classification number: G06F15/7871

Abstract: 本发明公开了一种用于动态可重构阵列计算系统的自适硬件预配置控制器，其功能为根据不同应用场景及计算需求选取最优化的动态可重构计算阵列硬件参数并对动态可重构计算阵列进行预配置，其核心结构包括阵列规模计算逻辑、路由结构计算逻辑、预配置信息缓存单元、预配置信息发送控制单元和预配置信息输出接口。本发明将多个计算逻辑紧耦合，组成一个完整的最优化硬件参数选择器，通过向动态可重构计算阵列发送相应的预配置信息，对阵列规模及其路由结构进行预配置，使得动态可重构阵列计算系统在灵活度和专用性能上达到更好的平衡。

公开(公告)号：CN103761072B

公开(公告)日：2016-08-31

申请号：CN201410046664.1

申请日：2014-02-10

Applicant: 东南大学

Inventor： 曹鹏 ,  葛伟 ,  徐凯 ,  刘波 ,  杨锦江 ,  马俊 ,  杨军 ,  王超 ,  卜爱国

IPC: G06F9/30

Abstract: 本发明公开了一种粗粒度可重构层次化的阵列寄存器文件结构，包括全局寄存器文件、本地寄存器文件和分布式寄存器文件。全局寄存器文件：作为连接系统控制内核和可重构阵列的共享寄存器，不仅满足系统对可重构架构调用时的参数传递问题，而且作为阵列上每个单元都可以连接的寄存器，拥有可重构阵列中最大的扇出系数；本地寄存器文件：作为重构处理单元的私有寄存器，数据仅供自己使用；分布式寄存器文件：作为可重构阵列内部分重构计算单元数据寄存和传输通道。本发明通过层次化的可重构阵列寄存器文件结构设计，解决可重构计算过程中阵列数据的寄存和传输问题，提高阵列中数据变量存储效率和可重构计算性能。