-
公开(公告)号：CN109598338B
公开(公告)日：2023-05-19
申请号：CN201811493592.X
申请日：2018-12-07
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所 , 南京三宝科技股份有限公司
IPC: G06N3/063 , G06N3/0464
Abstract: 本发明公开一种基于FPGA的计算优化的卷积神经网络加速器，包括AXI4总线接口、数据缓存区、预取数据区、结果缓存区、状态控制器及PE阵列；数据缓存区用于缓存通过AXI4总线接口从外部存储器DDR中读取的特征图数据、卷积核数据和索引值；预取数据区用于从特征图子缓存区预取需要并行输入PE阵列的特征图数据；结果缓存区用于缓存每行PE的计算结果；状态控制器用于控制加速器工作状态，实现工作状态间的转换；PE阵列用于读取预取数据区和卷积核子缓存区中的数据进行卷积操作。此种加速器利用参数稀疏性、重复权重数据和激活函数Relu的特性，提前结束冗余计算，减少计算量，并通过减少访存次数来降低能耗。
-
公开(公告)号：CN107766812B
公开(公告)日：2021-06-29
申请号：CN201710945484.0
申请日：2017-10-12
Applicant: 东南大学—无锡集成电路技术研究所 , 东南大学
IPC: G06K9/00
Abstract: 本发明公开了一种基于MiZ702N的实时人脸检测识别系统，包括图像传感器、MiZ702N开发板、VGA显示器；MiZ702N开发板包括视频输入模块、存储器、CPU、神经网络加速器、视频输出模块；图像传感器采集视频信息并将信息发送到视频输入模块，之后将单帧图像存储到存储器中；CPU从存储器获取图像信息，进行图像预处理后将预处理后的图像存储到存储器中；神经网络加速器从存储器中获取预处理后的图像进行人脸检测运算和人脸识别运算，然后将运算结果返回存储器；CPU根据运算结果处理图像；视频输出模块从存储器中获取经CPU处理后的图像，最后输出数据到VGA显示器。本发明具有内部总线数据传输速度快，神经网络并行度高，实时准确检测识别人脸的优点。
-
公开(公告)号：CN108318796B
公开(公告)日：2020-04-10
申请号：CN201711326839.4
申请日：2017-12-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G01R31/26
Abstract: 一种三端口碳化硅基功率器件界面态测试方法，这种方法可以简单快速的提取三端口碳化硅基功率器件结型场效应区与栅氧层界面处的平均界面态密度，通过在三端口碳化硅基功率器件的栅极外接频率和幅值固定而基压V0变化的脉冲电压或频率和基压V0固定而幅值Vp变化的脉冲电压、源极外接反偏电压的负极、漏极外接反偏电压的正极、漏极外接电流表探测电流且电流表串接于漏极、电压源、源极组成的回路中，可以得到一条电流电压曲线，由电流电压曲线的峰值电流通过公式计算即可得到界面态沿结型场效应区上方的平均分布，同时，通过对比应力前后的测试曲线可判断器件结型场效应区与沟道区上方的栅氧层界面在应力作用下的退化情况。
-
公开(公告)号：CN109919063A
公开(公告)日：2019-06-21
申请号：CN201910145364.1
申请日：2019-02-27
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于纹理分析的活体人脸检测系统，原始图像ROM模块预存原始图像，产生从0开始依次累加的地址数据，生成原始图像的像素流；颜色空间转换模块将RGB图像分别转换成Y、Cb、Cr和H、S、V六种像素流；LBP值计算模块每接收一个像素数据后计算对应的LBP值并输出该LBP值；直方图统计模块依次接收LBP值，进行直方图统计并生成相应的LBP直方图，该直方图为人脸图片的特征向量；SVM模块计算特征向量与外部输入的所有训练图片的支持向量的距离，根据计算结果标记出真假人脸的识别标签。此种系统的硬件实现采用FPGA作为主要的运算器件，以实现在大数目的人脸训练图片条件下提高活体人脸检测速度。本发明还公开一种基于纹理分析的活体人脸检测方法。
-
公开(公告)号：CN109086879A
公开(公告)日：2018-12-25
申请号：CN201810729915.4
申请日：2018-07-05
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于FPGA的稠密连接神经网络的实现方法，步骤是：将整个卷积神经网络划分为多个稠密连接块；利用FPGA上的资源设计卷积运算单元，进而设计FPGA端卷积运算模块；设计神经网络整体的数据收发逻辑，包括七个部分：Input Feature Map、Send Buffer、卷积运算模块、Receive Buffer、Output Feature Map、Dense Block Buffer、Max Buffer；根据稠密连接神经网络各层输入输出数据量的大小，设计Input Feature Map、Output Feature Map、Dense Block Buffer所需的存储区域大小，根据Block大小和卷积运算单元的并行度设计Send Buffer、Receive Buffer所需存储区域的大小；根据稠密连接神经网络各层的特点设计其数据收发逻辑。此种方法可在保证算法准确度的前提下降低网络各层宽度，减少参数数量，提高数据传输效率，提升神经网络的运行速度。
-
Patent Agency Ranking
公开(公告)号：CN107679010A
公开(公告)日：2018-02-09
申请号：CN201710854329.8
申请日：2017-09-20
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
CPC classification number: G06F15/7871
Abstract: 本发明公开了一种面向可重构计算阵列的算子映射系统及方法，包括计算流图优化模块、节点层次排序模块、节点编码模块、节点编码解释与评价模块、节点编码初始化模块、节点编码优化模块，计算流图优化模块用于对原始计算流图进行节点的组合优化；节点层次排序模块用于对节点进行分层性排序；节点编码初始化模块用于调用节点编码模块对节点进行编码，所有节点按照顺序排列的编码组成一条编码组；节点编码解释与评价模块用于输入一条编码组，输出该编码组对应的映射结果；节点编码优化模块用于对节点编码模块获得的节点的编码组进行优化，并记录历史最有价值的编码组作为最终的映射编码组。本发明能够在稳定可控的时间内获得满意的且稳定的映射效果。
-
公开(公告)号：CN107483182A
公开(公告)日：2017-12-15
申请号：CN201710861279.6
申请日：2017-09-21
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提出一种基于乱序执行的面向AES算法的抗功耗攻击方法，包括步骤：输入数据以组为单位缓存到输入部分随机输入先进先出队列中，部分随机输入先进先出队列以组为单位维持先进先出的顺序，通过动态地址加扰实现每组数据内部的输出顺序随机化；对输出的数据进行AES加密，同时通过动态地址恢复模块，保证每组加密后数据输出到部分随机输出先进先出队列时的顺序与输入到部分随机输入先进先出队列时一致。在每组数据之间，AES加密运算的数据具有随机性，有效的隐藏了AES密码算法中的功耗泄露，可以有效的抵抗功耗攻击。
-
公开(公告)号：CN107390767A
公开(公告)日：2017-11-24
申请号：CN201710650676.9
申请日：2017-08-02
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G05F3/26
CPC classification number: G05F3/26
Abstract: 一种具有温度补偿的宽温度全MOS电压基准源，设有启动电路、基准核心电路、由温度检测电路、温度逻辑开启电路和高低温温度补偿电路构成的温度补偿电路。启动电路向基准核心电路注入电流使其正常工作，基准核心电路基于阈值电压和热电压的一阶温度补偿原理，采用CMOS型自偏置电流产生电路产生电流并经过有源负载产生基准电压VREF，温度检测电路提取MOS器件的阈值电压进行温度检测，经温度补偿逻辑开启电路进行逻辑处理后输出给高低温温度补偿电路，高低温温度补偿电路针对对不同的工作温度范围进行补偿并将补偿结果反馈耦合到基准核心电路输出的基准电压中，实现宽温度工作条件下低温度系数和高电源抑制比的全MOS电压基准源。
-
公开(公告)号：CN107204755A
公开(公告)日：2017-09-26
申请号：CN201710432878.6
申请日：2017-06-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H03K3/0231 , H03K3/012 , H03K3/011
Abstract: 一种高精度的自适应张弛振荡器，利用电容预充电原理抵消设于振荡电路中的充放电控制电路产生的延时，包括振荡电路、第一电容预充电电路和第二电容预充电电路，电容预充电电路用于给振荡器充放电电容预充电，振荡电路在电容预充电电路预充电电平的基础上进行充放电，电容两次充电产生的误差延时抵消，使振荡器工作在预设的频率上，实现显著提高频率‑控制电流线性度，且本发明不是直接通过提升比较器或者RS触发器的速度来减小延时，而是通过两次充电过程抵消控制电路产生的延时以及随外界环境变化的失调的影响，显著地提高了振荡器的精度，并且具有很强的温度稳定性和电源电压抑制即自适应性。
-
公开(公告)号：CN107085132A
公开(公告)日：2017-08-22
申请号：CN201710351208.1
申请日：2017-05-18
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G01R19/00 , H03K19/0185
Abstract: 一种正电压供电下的高精度负压检测电路，包括采样电压生成电路、带隙基准电压源、高精度电压比较器和输出驱动器，采样电压生成电路包括低压线性稳压管LDO和电阻分压网络，低压线性稳压管LDO稳定输出固定2.5V电压Vo与输入的负电压信号IN通过电阻分压得到正采样电压Vn，将Vn与带隙基准电压源产生的正基准电压Vref通过高精度电压比较器进行比较，Vn、Vref分别连接高精度电压比较器的负、正向输入端，比较结果通过输出驱动器输出对应的逻辑控制信号OUT，当输入信号IN为要检测的负电压信号时，输出驱动器输出逻辑高电平“1”，否则输出逻辑低电平“0”，实现了正电压供电下输入负电压信号的检测。
-
-
-
-
-
-
-
-
-
Search Results
831
records
(took 0.032 seconds)
