公开(公告)号：CN101297270A

公开(公告)日：2008-10-29

申请号：CN200680039537.2

申请日：2006-08-23

申请人： 先进微装置公司

发明人： M·K·阿尔萨普

IPC分类号： G06F9/52

CPC分类号： G06F9/526 ,  G06F9/3004 ,  G06F9/30047 ,  G06F9/30087 ,  G06F9/3017 ,  G06F9/3842 ,  G06F9/52 ,  G06F12/0815 ,  G06F12/0831 ,  G06F12/0862 ,  G06F12/126

摘要： 一种在计算器系统(100)内提供主动同步的方法，包括处理器(18A，18B)对特定的存储器资源请求互斥存取。前述请求可包含一个或多个与特定存储器资源相关联的地址。所述方法也包含将每个请求的地址与多个地址的组中的每个地址进行比较。在前述地址组中的每个地址可响应于与请求者具有互斥存取的个别存储器资源。此外，为响应于与多个地址的组中的任何地址匹配的任何地址，所述方法包含返回与前述匹配地址相关联的计数值(233)。前述计数值表示竞争所述匹配地址的一些请求者。

公开(公告)号：CN101243372A

公开(公告)日：2008-08-13

申请号：CN200680030136.0

申请日：2006-07-19

申请人： 国际商业机器公司

发明人： P·博塞 ,  A·布于克托苏诺格卢 ,  胡志刚 ,  H·M·雅各布森 ,  V·斯里尼瓦桑 ,  V·久班

IPC分类号： G06F1/00 ,  G06F1/26 ,  G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/3287 ,  G06F1/329 ,  G06F9/30145 ,  G06F9/382 ,  G06F9/3836 ,  G06F9/3842 ,  G06F9/3867 ,  Y02D10/171 ,  Y02D10/24

摘要： 一种用于控制微处理器(10)中的功率参数的设备，所述设备包括用于控制所述微处理器(10)的最大功率的资源激活控制单元(12)以及两个或更多个资源(261、262、263)。所述资源激活控制单元(12)控制所述资源(261、262、263)的激活，以使所述微处理器(10)消耗和耗散的功率不超过可配置为低于所述最大功率的预定值的功率边界。

公开(公告)号：CN100382014C

公开(公告)日：2008-04-16

申请号：CN200610002434.0

申请日：2006-01-27

申请人： 国际商业机器公司

发明人： 布赖恩·金·弗拉奇斯 ,  布拉德·威廉·迈克尔

IPC分类号： G06F9/38

CPC分类号： G06F9/3842 ,  G06F9/30047 ,  G06F9/3804 ,  G06F9/3814

摘要： 保持相对小的指令加载缓冲区(ILB)的系统和方法被用于调度指令。使用串联预取器或分支表缓冲区加载器从本地存储器(LS)向ILB发送指令。在一个实施例中，预取器是按地址顺序获取可能要调度的下一指令的基于硬件的预取器。在一个实施例中，作为例如分配器的软件程序提交″加载分支表缓冲区(loadbtb)″指令的结果，加载预测分支指令。在ILB的一个区域中加载预测分支指令，在ILB的另一区域中加载串联指令。在一个实施例中，loadbtb加载包含预测分支目标地址的指令行，以及紧接在具有该预测分支目标地址的指令行之后的指令行。

公开(公告)号：CN100380316C

公开(公告)日：2008-04-09

申请号：CN01818399.9

申请日：2001-10-31

申请人： 英特尔公司 ,  模拟设备股份有限公司

发明人： R·P·辛格 ,  C·P·罗斯 ,  G·A·奥弗坎普

IPC分类号： G06F9/32 ,  G06F9/38

CPC分类号： G06F9/325 ,  G06F9/30101 ,  G06F9/3842 ,  G06F9/3863

摘要： 在一实施例中，一种可编程处理器配置为包括可支持硬件环路的预测寄存器。以此方式，系统可提高处理速度，而不用大大地增加功耗。环路的环路条件可加载于一组预测寄存器中，在环路条件写入于一组结构寄存器之前，可从预测寄存器检测这些条件。

公开(公告)号：CN100362474C

公开(公告)日：2008-01-16

申请号：CN03804145.6

申请日：2003-03-03

申请人： 太阳微系统公司

发明人： M·特伦布莱 ,  S·乔杜里

IPC分类号： G06F9/45 ,  G06F9/46

CPC分类号： G06F9/383 ,  G06F9/3842 ,  G06F9/3851 ,  G06F9/466 ,  G06F9/485

摘要： 支持单线程应用程序的时分多路复用推理性多线程摘要：本发明的一个实施例提供了一种简化单处理器流水线内的头线程和推理性线程的交替执行的系统。该系统的运行是通过使用头线程执行程序指令，并通过使用推理性线程在头线程之前推理性地执行程序指令来运行的，其中通过单处理器流水线内的时分多路复用交替，头线程和推理性线程并发执行。

公开(公告)号：CN100347668C

公开(公告)日：2007-11-07

申请号：CN03124390.8

申请日：1998-08-28

申请人： 松下电器产业株式会社

发明人： 高山秀一 ,  小谷谦介 ,  田中旭 ,  桧垣信生 ,  铃木正人 ,  田中哲也 ,  瓶子岳人 ,  宫地信哉

IPC分类号： G06F9/30 ,  G06F9/45

CPC分类号： G06F9/30058 ,  G06F8/447 ,  G06F9/30021 ,  G06F9/30072 ,  G06F9/30094 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30181 ,  G06F9/3842

摘要： 一种指令变换装置，其中，条件指令是包含条件和操作代码并且只有在此条件成立时才由处理器执行此操作代码所表示的操作的指令；其特征在于，包括：输入装置，用于输入不包含条件指令的指令列；指令列检测装置，用于从所述输入装置输入的指令列中检测出根据预定一个条件是否成立而向同一存储对象分别传送不同传送对象的变换对象指令列；判断装置，用于判断包含与所述变换对象指令列所表示的预定条件相同的条件的条件指令是否被分配到专用处理器的指令集中；变换装置，当所述判断装置的判断结果为已被分配时，将所述变换对象指令列变换为包含所述预定条件的条件指令的指令列，当所述判断装置判断结果为未被分配时，将所述变换对象指令列中所述不同传送对象进行相互替换，变换为包含与所述预定条件具有排他关系的条件的条件指令的指令列。

公开(公告)号：CN1310136C

公开(公告)日：2007-04-11

申请号：CN02828849.1

申请日：2002-12-20

申请人： 先进微装置公司

发明人： K·M·莱帕克 ,  B·T·桑德尔 ,  J·K·皮克特

IPC分类号： G06F9/38 ,  G06F9/312

CPC分类号： G06F9/384 ,  G06F9/3842

摘要： 一种系统，可包含调度装置(118)及执行核心(124)。该调度装置包含分配给操作的记录(522)。此记录包含非猜测标记(512)及猜测标记(524)，且非猜测标记及猜测标记二者皆与操作的第一操作数相关。调度装置配置用以发布操作，以对由可用的猜测标记所识别的数据值做出响应。执行核心可配置用以使用由猜测标记所识别的数据值而执行操作。若非猜测标记出现于结果总线，则调度装置可配置用以再发布操作。

公开(公告)号：CN1271513C

公开(公告)日：2006-08-23

申请号：CN00814874.0

申请日：2000-08-31

申请人： 英特尔公司

发明人： G·沃尔瑞奇 ,  M·J·艾迪莱塔 ,  W·威勒 ,  D·伯恩斯坦因 ,  D·胡伯

IPC分类号： G06F9/38 ,  G06F9/30

CPC分类号： G06F9/30018 ,  G06F9/3004 ,  G06F9/30058 ,  G06F9/30087 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/321 ,  G06F9/3834 ,  G06F9/3842 ,  G06F9/3851

摘要： 本发明描述一个并行的基于硬件的多线程处理器(12)。处理器(12)包括一个协调系统功能的通用处理器和多个微引擎(22a-22f)，后者支持多个硬件线程或环境。处理器(12)还包括一个存储控制系统(16)，它具有第一存储控制器(26a)，根据存储器调用是否针对一个偶数存储器或一个奇数存储器来排序存储器调用；还具有第二存储控制器(26b)，根据该存储器调用是读调用或写调用优化存储器调用。本发明还揭示了用于根据执行环境切换和转移的指令。

公开(公告)号：CN1790256A

公开(公告)日：2006-06-21

申请号：CN200510124656.5

申请日：2005-11-14

申请人： 国际商业机器公司

发明人： 理查德·J.·埃克梅尔 ,  李洪贵 ,  阮融国 ,  本杰明·W.·斯托尔特 ,  布赖恩·W.·汤普托

IPC分类号： G06F9/38

CPC分类号： G06F9/3842 ,  G06F9/3861

摘要： 本发明公开一种在微处理器中处理程序指令的方法，其通过以下操作减小与误预测的分支指令相关联的延迟，即在程序指令的执行期间检测停顿状态的发生，在停顿状态期间推测性地执行一条或多条未决指令，其包括至少一条分支指令，并且确定由推测性执行利用的数据的有效性。根据该方法可以检测导致停顿状态的装载指令缺失。

公开(公告)号：CN1742257A

公开(公告)日：2006-03-01

申请号：CN200480002592.5

申请日：2004-01-09

申请人： 先进微装置公司

发明人： J·K·皮克特 ,  B·T·桑德尔 ,  K·M·列帕克

IPC分类号： G06F9/38

CPC分类号： G06F9/3842 ,  G06F9/383 ,  G06F9/3832

摘要： 一个系统可包括内存文件(136)和执行内核(124)。内存文件可包括配置用来储存寻址模式(406)和标记(408)的登录项(420)。若内存操作的寻址模式匹配储存于登录项(420)中的寻址模式(406)，则内存文件(136)可配置成将由标记所识别的数据值链接到内存操作的预测结果。内存操作的寻址模式包括逻辑寄存器的识别符，和为了判定内存操作的寻址模式是否匹配储存于登录项中(420)的寻址模式(406)，而可将内存文件(136)配置成预测指定的逻辑寄存器是否为通用寄存器，或为堆栈帧指针寄存器。当执行依附内存操作的另一个操作时，可将执行内核(124)配置成存取预测结果。