一种基于正交相位选通的等效采样控制电路

    公开(公告)号:CN209946682U

    公开(公告)日:2020-01-14

    申请号:CN201921278066.1

    申请日:2019-08-08

    Abstract: 一种基于正交相位选通的等效采样控制电路,其中,触发信号产生电路采用VCO产生5GHz精准频率信号,依次经过2分频、4分频、8分频电路,形成基于5GHz的相分8分频625MHz信号,由FPGA控制电路控制时钟选通电路对8路分频时钟信号进行选通控制,按照同一周期内的相序逐次驱动ADC采样时钟,从而实现对反射脉冲的8个周期不同相位的信号幅值进行采样,高速ADC电路预先设置接收信号频率为6.25MHz,则每路触发信号经过100个周期可以完成一个周期的采样,然后离散波形重构电路对这些样本值按照采样时间和触发相位顺序组合形成完整的回波信号。本实用新型具有数字集成度高,探测速度快,分辨率高等特点。实现了对回波信号的良好接收,采样效率提高80%。(ESM)同样的发明创造已同日申请发明专利

    一种采样频率可调的模数转换器

    公开(公告)号:CN209787154U

    公开(公告)日:2019-12-13

    申请号:CN201920561078.9

    申请日:2019-04-23

    Abstract: 本实用新型公开了一种采样频率可调的模数转换器,包括含有非交叠时钟、自举开关、运算放大器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑模块、DAC电容阵列、延时逻辑模块、第一延时选择器和第二延时选择器;本实用新型采用第一延时选择器和第二延时选择器,第一延时选择器和第二延时选择器均采用三种相同的延时时间,通过选择延时时间方式,形成不同的异步时钟,从而达到采样频率可调;本实用新型中采用一级运放加二级锁存作为比较器,可以阻止回扫噪声,提高比较速度。(ESM)同样的发明创造已同日申请发明专利

    一种带稳定电平转换器的串并转换电路

    公开(公告)号:CN213602634U

    公开(公告)日:2021-07-02

    申请号:CN202023199284.1

    申请日:2020-12-24

    Abstract: 本实用新型公开了一种带稳定电平转换器的串并转换电路,包括电平转换单元、电压产生单元、通信单元和上电复位单元;电平转换单元对外部TTL电平转换为适用的稳定的DCFL电平;电压产生单元产生受电源波动较小的稳定电压;通信单元包括若干位由D触发器构成的移位寄存器和若干位由D触发器构成的并行转换器,移位寄存器接收输入的DCFL串口信号,实现串并转换功能,再由并行转换器将转换后的并口信号输出;上电复位单元在断电后重新上电时,实现电平复位。本实用新型芯片具有稳定的电平转换功能和上电复位功能,解决了传统串并转换电路的输入电平转换不稳定、缺少上电复位电路和功耗高等问题,对射频集成芯片性能的开发和批量制造具有十分重要的意义。

    一种应用于超高速模数转换器的比较器电路

    公开(公告)号:CN208063180U

    公开(公告)日:2018-11-06

    申请号:CN201820613437.6

    申请日:2018-04-26

    Inventor: 张翼 沈宇 杨彦辉

    Abstract: 本实用新型公开了一种应用于超高速模数转换器的比较器电路,包括预放大电路模块、锁存比较电路模块;所述预放大电路模块由两级放大电路级连而成,第一级放大电路为全差分的吉尔伯特单元结构,第二级放大电路为共射差分放大器结构,可以抑制后级的锁存比较电路产生的回踢噪声,减小由于下一级的器件不匹配产生的预放大电路失调电压,从而提高比较器的精度;锁存比较电路模块由动态锁存电路和输出缓冲电路构成,动态锁存电路由两个相位差为180度的时钟控制信号控制,分为两个工作模式:跟踪模式和锁存模式;所述输出缓冲电路为共射差分放大器结构。本实用新型可以提高比较器电路的时钟采样率,同时提高比较器电路的精度,降低比较器电路的功耗。(ESM)同样的发明创造已同日申请发明专利

    一种超高速模数转换器的编码电路及其编码ROM电路

    公开(公告)号:CN208675202U

    公开(公告)日:2019-03-29

    申请号:CN201821462498.3

    申请日:2018-09-07

    Abstract: 本实用新型提供了一种超高速模数转换器的编码电路及其编码ROM电路,满足超高速模数转换器的指标要求,包括顺序设置的纠错编码器模块、异或门阵列模块和编码ROM电路,输入的差分温度计码经纠错编码器模块转换后输入异或门阵列模块,经异或门阵列模块转成输入信号输入编码ROM电路,纠错编码器模块最低位输出的差分温度计码的单端信号作为编码ROM电路的输入控制信号输入编码ROM电路,编码ROM电路包括对应编码ROM电路的每个数字代码设置的差分编码电路,差分编码电路分别顺序设置的差分放大电路模块和射极跟随器模块,输入信号和输入控制信号经差分放大电路模块处理得到差分输出信号,差分输出信号经射极跟随器模块处理后输出。(ESM)同样的发明创造已同日申请发明专利

Patent Agency Ranking