-
公开(公告)号：CN119782253A
公开(公告)日：2025-04-08
申请号：CN202510255757.3
申请日：2025-03-05
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种数据处理方法、系统、设备及可读存储介质，该方法包括：接收下级存储控制器发送的目标数据，将目标数据存储到暂存队列；下级存储控制器用于在下级存储中查找访问请求指示的目标数据；访问请求由上级存储控制器存储到缺失队列、并发送到下级存储控制器；将暂存队列中的目标数据发送到上级存储控制器；上级存储控制器用于在存储目标数据且发生数据替换的情况下，向下级存储控制器发送写回请求；下级存储控制器用于执行写回请求指示的写回操作，并返回写回确认信息到上级存储控制器；上级存储控制器用于将写回确认信息存储到写回队列。本发明可以通过暂存队列解耦缺失队列和写回队列，提高队列配置的灵活性。
-
公开(公告)号：CN119782206A
公开(公告)日：2025-04-08
申请号：CN202510262559.X
申请日：2025-03-06
Applicant: 北京开源芯片研究院
IPC: G06F12/0811
Abstract: 本申请提供了一种预取数据的预测方法、装置、电子设备及计算机可读存储介质，包括：接收访存请求，以及获取二级缓存的已存储数据，并根据与访存请求对应的访存数据和已存储数据的比较结果，确定第一训练数据，提取第一训练数据的虚拟地址，并根据第一训练数据的虚拟地址和第一偏移列表中包括的虚拟地址偏移量，计算每个虚拟地址偏移量对应的分数，根据分数选出目标虚拟地址偏移量，并根据第一训练数据的虚拟地址、目标虚拟地址偏移量，以及虚拟地址与物理地址的映射关系，确定第一物理地址，并将第一物理地址对应的数据作为针对后续访问请求的预测的第二预取数据。可以从根本上消除跨页的问题，增加数据成功预取的概率。
-
公开(公告)号：CN119781986A
公开(公告)日：2025-04-08
申请号：CN202510258267.9
申请日：2025-03-05
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种内存管理方法、装置、设备及可读存储介质，该方法包括：获取待申请的第一内存容量，确定与第一内存容量对应的第一偏移序列；第一内存容量与第一偏移序列中偏移量的数量之间存在正相关关系；从第一偏移序列中的首个偏移量开始，根据首个偏移量，偏移预设寄存器的比特位，基于偏移前的寄存器值和偏移后的寄存器值，得到寄存器更新值；每个比特位用于表示各自对应的内存区域处于空闲状态或占用状态；基于寄存器更新值，继续下一次偏移直至遍历完成所述第一偏移序列，确定最终的第一寄存器值；对第一寄存器值进行编码处理，得到与第一寄存器值对应的第一内存地址。本发明可以提高内存管理的效率。
-
公开(公告)号：CN119720890A
公开(公告)日：2025-03-28
申请号：CN202510237740.5
申请日：2025-02-28
Applicant: 北京开源芯片研究院
IPC: G06F30/3308 , G06F9/448 , G06F11/3668
Abstract: 本发明实施例提供了一种硬件验证方法、装置、电子设备及存储介质，涉及硬件验证技术领域。方法包括：将时间片划分为软件测试工具的执行时间片和硬件仿真器的执行时间片；在软件测试工具的执行时间片中，在软件测试工具中当前时刻可执行的各个事件均执行完毕后，通过硬件仿真器的数据接口向硬件仿真器中写入仿真输入数据；将时间片转换为硬件仿真器的执行时间片，并在软件环境中，调用硬件仿真器的控制接口，控制硬件仿真器运行，以进行硬件验证；将时间片转换为软件测试工具的执行时间片，通过硬件仿真器的数据接口，获取硬件验证的结果。本发明通过数据接口同步软件与硬件的事件管理器数据，支持使用软件测试工具在软件环境中进行硬件验证。
-
公开(公告)号：CN119377030B
公开(公告)日：2025-03-25
申请号：CN202411986978.X
申请日：2024-12-31
Applicant: 北京开源芯片研究院
IPC: G06F11/263 , G06F11/22
Abstract: 本申请提供了一种片上系统验证方法、装置、电子设备及计算机可读存储介质，通过获取多个随机激励组件，以及与每个随机激励组件关联的标签，根据记录的标签获得基础激励组件和随机种子序列，并利用基础激励组件和随机种子序列进行验证失败信号的复现。本申请通过对多个随机激励组件关联标签，使用标签记录随机激励组件所使用的随机种子，根据记录的标签获得基础激励组件和随机种子序列通过对随机激励组件关联的标签的读取，获得组成随机激励组件中具体的随机种子，使得在复现过程中可以根据标签生成首次出现失败信号时相同的随机激励组件，并利用基础激励组件和随机种子序列进行验证失败信号的复现，使得复现失败信号较为容易，提升验证效率。
-
Patent Agency Ranking
公开(公告)号：CN119645670A
公开(公告)日：2025-03-18
申请号：CN202510179705.2
申请日：2025-02-18
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种系统内存管理单元的配置方法、装置、电子设备及计算机可读存储介质，包括：根据预设配置文件，为每个虚拟机分配对应的外接设备，从记录了外接设备的信息的预设表中，获取与分配的外接设备对应的表项的第一指定数据位的数值，在虚拟机启动之前，将第一指定数据位的数值设置为预设值，并在虚拟机启动完成后，将第一指定数据位的数值调整为第一数值，在虚拟机通过对外接设备的输入操作进行内存的访问时，获取输入操作的物理地址，并从外接设备所属虚拟机对应的页表中记录的物理地址与内存地址的对应关系，得到与输入操作的物理地址匹配的目标内存地址，根据目标内存地址，进行输入操作对内存的访问，降低了不安全的内存访问的概率。
-
公开(公告)号：CN119416410A
公开(公告)日：2025-02-11
申请号：CN202411997221.0
申请日：2024-12-31
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种片上网络仿真方法、装置、电子设备及计算机可读存储介质，涉及计算机技术领域，包括：确定用于构成片上网络的各个硬件单元，以及确定每个执行周期内硬件单元包括的执行动作；根据硬件单元包括的执行动作，通过预设编译语言构建每个硬件单元在执行周期的执行代码片段；根据所有硬件单元各自的执行代码片段，构建得到片上网络设计文件；对片上网络设计文件进行仿真运行，得到仿真运行结果。本申请模拟每个执行周期内硬件单元的所有执行动作，并且随着时间的推移发生执行动作的迁移，从而通过仿真过程的调度模拟出硬件单元在执行周期内的执行动作的流转，这样能够更细致的构建整个片上网络的设计文件。
-
公开(公告)号：CN119397994A
公开(公告)日：2025-02-07
申请号：CN202411987000.5
申请日：2024-12-31
Applicant: 北京开源芯片研究院
IPC: G06F30/398 , G06F30/31 , G06F115/02
Abstract: 本申请提供了一种片上网络的验证方法、装置、电子设备及可读存储介质，包括：响应于输入命令，提取输入命令中携带的第一标签，根据第一标签，从激励组件集合中找到与第一标签匹配的目标第二标签，并获取携带目标第二标签的目标激励组件，激励组件集合包括多个激励组件，每个激励组件携带有第二标签，第二标签用于描述激励组件对应的片上网络片区，在验证平台对片上网络的设计文件进行验证的过程中，编译并运行目标激励组件，获得片上网络片区的验证结果，完成对片上网络片区的验证，可以减少区分激励组件耗费的时间，降低获取目标激励组件的时间，从而提高片上网络片区验证的效率。
-
公开(公告)号：CN119396767A
公开(公告)日：2025-02-07
申请号：CN202411996845.0
申请日：2024-12-31
Applicant: 北京开源芯片研究院
IPC: G06F15/78 , H04L45/02 , H04L45/16 , H04L49/109 , H04L49/201
Abstract: 本发明实施例提供一种片上网络的数据传输方法、装置、电子设备及存储介质，该方法包括：将具有空间拓扑的至少两个计算节点划分为多播域；确定接收第一报文的目标节点；根据目标节点所属的目标多播域，在第一报文中添加多播控制字段，得到目标报文；根据多播控制字段和路由算法，确定目标多播域外的第一路由路径；基于第一路由路径将目标报文传输至目标多播域；根据域内掩码字段确定目标多播域内的第二路由路径；基于第二路由路径将目标报文发送至目标节点。在本发明实施例中，可以直接根据报文中添加的多播控制字段确定各个报文的路由路径，降低了片上网络的设计复杂度，有利于提升片上网络的数据净荷比例和数据传输效率。
-
公开(公告)号：CN119396764A
公开(公告)日：2025-02-07
申请号：CN202411996862.4
申请日：2024-12-31
Applicant: 北京开源芯片研究院
IPC: G06F15/173
Abstract: 本发明实施例提供一种芯片互联方法、装置、电子设备及存储介质，涉及计算机技术领域，该方法中，获取交换点通过业务网络向目标主节点发送的目标报文；基于目标报文的目标地址，确定目标报文对应的报文类型；通过报文类型对应的目标线路响应目标报文。这样，可以使用交换点通过业务网络处理所有类型的报文，在交换点与主节点之间进行报文类型判定，并通过不同线路处理不同类型的报文，从而交换点无需对不同类型的报文采用不同网络进行处理，有效避免了芯片互联过程中交换点为处理不同类型的报文进行网络切换而导致的路由效率降低，有助于提升芯片互联架构中线路资源的利用率。
-
-
-
-
-
-
-
-
-
Search Results
200
records
(took 0.039 seconds)
