-
公开(公告)号：CN118112387A
公开(公告)日：2024-05-31
申请号：CN202410363304.8
申请日：2024-03-28
Applicant: 华北电力大学
IPC: G01R31/26
Abstract: 本发明涉及一种解耦碳化硅MOSFET退化状态的监测方法、存储介质及电子设备，其包括对碳化硅MOSFET构建双脉冲测试电路；利用双脉冲测试电路进行碳化硅MOSFET的导通暂态过程测试；根据碳化硅MOSFET的导通暂态过程测试获得监测碳化硅MOSFET退化的前兆参数；利用数值分析法分析获得影响前兆参数灵敏度的关键驱动配置参数；结合前兆参数和关键驱动配置参数判断分析碳化硅MOSFET的退化类型；该方法通过设定前兆参数来实现栅氧退化与封装退化的解耦，可以大大降低监测系统的复杂性，提高监测系统的可靠性，提高解耦的准确性；进而在完成退化类型的解耦后，可根据退化类型对系统实现有针对性的调控，可以大大提高装备的可靠性和运行效率。
-
公开(公告)号：CN118112386A
公开(公告)日：2024-05-31
申请号：CN202410363283.X
申请日：2024-03-28
Applicant: 华北电力大学
IPC: G01R31/26
Abstract: 本发明公开了一种用于碳化硅MOSFET的在线老化状态监测方法，属于碳化硅半导体器件状态监测领域。其技术方案为：一种用于碳化硅MOSFET的在线老化状态监测方法，包括以下步骤：构建综合考虑封装寄生参数的碳化硅MOSFET开关特性分析模型；根据分析模型推导漏极电流增加速率；根据漏极电流增加速率定义退化前兆参数，监测退化前兆参数是否大于零：是则判定碳化硅MOSFET发生退化，否则判定碳化硅MOSFET健康。本发明的有益效果是：本发明提供的一种用于碳化硅MOSFET的在线老化状态监测方法仅用单个监测量便可综合表征栅氧退化和键合线疲劳两种不同的退化类型、降低监测系统复杂性、提高状态监测系统可靠性。
-
公开(公告)号：CN117766470B
公开(公告)日：2024-05-14
申请号：CN202410190217.7
申请日：2024-02-20
IPC: H01L23/053 , H01L23/31 , H01L21/50 , H01L21/52 , H01L21/56
Abstract: 本申请公开了一种半导体器件的封装结构和封装方法，该半导体器件的封装结构包括：绝缘基板，绝缘壳体，多个绝缘肋条和半导体器件，其中绝缘壳体位于绝缘基板的一侧以围成容纳空间，绝缘壳体具有顶面和侧壁，至少一个侧壁具有多个间隔设置的条状结构；多个绝缘肋条位于相邻的多个条状结构之间，绝缘肋条分别与顶面和条状结构所在的侧壁连接，相邻条状结构之间具有间隔区域，绝缘肋条在第一方向上具有相对的两端，绝缘肋条的两端突出于间隔区域，第一方向为绝缘基板指向绝缘壳体的方向；半导体器件设置于容纳空间中；该半导体的封装结构实现了在高电压、小电流的应用场景下满足了器件的高绝缘强度需求。
-
公开(公告)号：CN109856441B
公开(公告)日：2024-05-10
申请号：CN201910297476.9
申请日：2019-04-15
Applicant: 华北电力大学
Abstract: 本发明公开了一种压接型IGBT器件芯片电流在线测量系统，该系统包括：积分电路和至少两组PCB板，每组PCB板上设置有多个电流测量线圈，凸台从电流测量线圈中穿过，凸台电流等于芯片电流，电流测量线圈包括线圈骨架、第一导线和第二导线，第一导线一端和积分电路第一输入连接，第一导线环绕线圈骨架均匀缠绕成线圈绕组，第一导线另一端和第二导线一端连接，第二导线另一端和积分电路第二输入连接，积分电路根据电流测量线圈的电压信号确定芯片中的电流，本发明提出的在线测量系统能够集成在器件内部，实现对压接型IGBT器件中所有芯片中的电流同时在线测量。
-
公开(公告)号：CN117929825A
公开(公告)日：2024-04-26
申请号：CN202311711066.7
申请日：2023-12-13
Applicant: 华北电力大学 , 国网安徽省电力有限公司
Abstract: 本发明提供了一种桥式同轴检流电阻，属于电流检测领域，桥式同轴检流电阻包括电流流入端子、电流流出端子、同轴连接器、检流电阻器及补偿电感器；补偿电感器的一端与电流流入端子连接，另一端与同轴连接器的内导体连接；同轴连接器的外导体与电流流出端子连接；检流电阻器的一端连接至补偿电感器与电流流入端子之间，连接至同轴连接器的外导体与电流流出端子之间；同轴连接器的特征阻抗大于检流电阻器的电阻值；同轴连接器的特征阻抗与补偿电感器的电感值之比等于检流电阻器的电阻值与其寄生电感值之比。本发明采用检流电阻器和补偿电感器替代了传统同轴检流电阻的两个柱状金属壳，提高了电流测量的准确度及效率，同时降低了同轴检流电阻的成本。
-
Patent Agency Ranking
公开(公告)号：CN117766470A
公开(公告)日：2024-03-26
申请号：CN202410190217.7
申请日：2024-02-20
IPC: H01L23/053 , H01L23/31 , H01L21/50 , H01L21/52 , H01L21/56
Abstract: 本申请公开了一种半导体器件的封装结构和封装方法，该半导体器件的封装结构包括：绝缘基板，绝缘壳体，多个绝缘肋条和半导体器件，其中绝缘壳体位于绝缘基板的一侧以围成容纳空间，绝缘壳体具有顶面和侧壁，至少一个侧壁具有多个间隔设置的条状结构；多个绝缘肋条位于相邻的多个条状结构之间，绝缘肋条分别与顶面和条状结构所在的侧壁连接，相邻条状结构之间具有间隔区域，绝缘肋条在第一方向上具有相对的两端，绝缘肋条的两端突出于间隔区域，第一方向为绝缘基板指向绝缘壳体的方向；半导体器件设置于容纳空间中；该半导体的封装结构实现了在高电压、小电流的应用场景下满足了器件的高绝缘强度需求。
-
公开(公告)号：CN117706153A
公开(公告)日：2024-03-15
申请号：CN202311696381.7
申请日：2023-12-12
Applicant: 华北电力大学
Abstract: 本发明提供了一种宽频段多线圈Rogowski电流传感器，属于电流测量领域，宽频段多线圈Rogowski电流传感器包括信号处理电路及多个匝数不同的Rogowski线圈。多个Rogowski线圈套设在载流导体上，且多个Rogowski线圈均与信号处理电路连接；载流导体用于接收被测电流，使被测电流流经多个Rogowski线圈所围成的截面；多个Rogowski线圈分别输出与被测电流的时间微分成正比的电压信号；信号处理电路用于对各Rogowski线圈输出的电压信号进行积分，并加和，得到与被测电流成正比的电压信号。本发明增加了Rogowski电流传感器的有效频段宽度，提高了电流测量的准确度。
-
公开(公告)号：CN114362491B
公开(公告)日：2024-02-13
申请号：CN202210028848.X
申请日：2022-01-11
Applicant: 华北电力大学
Abstract: 阻性负载下的碳化硅MOSFET半桥串扰电压峰值计算方法，包括：在上桥器件导通后，联立上桥驱动回路和主功率回路KVL方程获得上桥栅压表达式；应用饱和区电流公式获得上桥漏电流表达式；基于损耗守恒将下桥驱动电阻等效至漏源极支路，根据等效后下桥器件与负载组成回路的KVL方程获得下桥漏源电压表达式；根据下桥驱动回路KVL方程获得串扰电压表达式，对串扰电压表达式求最值获得串扰电压峰值。本发明每个步骤均只存在单变量，实现了阻性负载下，上下桥器件驱动电压、母线电压量的解耦，获得了阻性负载下串扰电压峰值表达式；本发明可有效评估阻性负载下串扰电压的影响因素，并对保证下桥器件安全运行的参数选取范围给出指导和建议。
-
公开(公告)号：CN108598074B
公开(公告)日：2024-02-02
申请号：CN201810616670.4
申请日：2018-06-15
Applicant: 华北电力大学
Abstract: 本发明公开了一种新型封装结构的功率模块。该功率模块包括：第一直流侧端子、第二直流侧端子、交流侧端子、第一驱动端子、第二驱动端子、第一碳化硅金属氧化物半导体场效应管、第二碳化硅金属氧化物半导体场效应管、二极管以及底座；第一直流侧端子、第二直流侧端子、交流侧端子、第一驱动端子以及第二驱动端子设置在底座的上表面；第一直流侧端子与第二直流侧端子位于同一轴线上。本发明所提供的同轴结构的直流侧端子能够有效地减小直流侧端子的距离并增大其耦合面积，增大直流侧端子的互感，减小功率模块的封装电感，进一步减小功率模块内部碳化硅MOSFET在开关瞬态和短路情况下所承受的电压过冲，减小功率模块的开关损耗。
-
公开(公告)号：CN108387831B
公开(公告)日：2024-01-26
申请号：CN201810565170.2
申请日：2018-06-04
Applicant: 华北电力大学
IPC: G01R31/26
Abstract: 本发明公开了一种3000A半导体器件的功率循环试验系统。该系统包括：焊接式半导体器件测试柜、压接式半导体器件测试柜、控制柜和水冷系统；控制柜与焊接式半导体器件测试柜或压接式半导体器件测试柜电连接；控制柜内的电源放置区设置3000A直流电源；水冷系统通过管道与测试柜连接；焊接式半导体器件测试柜的内部设置多组待测焊接式半导体器件组，每组所述待测焊接式半导体器件组均包括多个待测焊接式半导体器件；压接式半导体器件测试柜的内部设置多组待测压接式半导体器件组，每组待测压接式半导体器件组均包括多个待测压接式半导体器件。本发明可同时测试三个以上数量的半导体
-
-
-
-
-
-
-
-
-
Search Results
258
records
(took 0.074 seconds)
