公开(公告)号：CN101789435A

公开(公告)日：2010-07-28

申请号：CN200910200718.4

申请日：2009-12-24

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  俞跃辉 ,  肖德元 ,  王中健 ,  徐大朋

IPC: H01L27/12 ,  H01L29/78 ,  H01L29/38 ,  H01L21/84

Abstract: 本发明公开了一种基于垂直栅SOI CMOS器件的超结结构及其制作方法，该结构包括SOI衬底，以及生长在SOI衬底上的栅区、源区、沟道区、漂移区、漏区，所述栅区与埋氧层垂直并直接接触，沟道区和漏区之间设有pn柱区上下排列的漂移区，且漂移区中居于下方的柱区与漏区掺杂类型一致。本发明在垂直栅SOI CMOS器件的基础上，将单一掺杂类型的漂移区改造成pn柱区交错的漂移区，尽可能使得漂移区在达到击穿电压时全耗尽，各处电场分布得到优化，电场峰值在漂移区、漂移区与沟道区交界处、漂移区与漏区交界处降低并平坦化，在继承了垂直栅SOI CMOS器件消除浮体效应的基础上，大大提升了SOI LDMOS的抗高压击穿能力。