-
公开(公告)号：CN103325788B
公开(公告)日：2016-03-23
申请号：CN201310242397.0
申请日：2013-06-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11
Abstract: 本发明提供一种八晶体管静态随机存储器单元，至少包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；传输门，由第三NMOS晶体管、第四NMOS晶体管第五NMOS晶体管及第六NMOS晶体管组成；其中，所述第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管及第二NMOS晶体管均采用源体欧姆接触体引出结构。本发明在晶体管的源区进行与体区掺杂相同极性的重掺杂，实现源区与体区的欧姆接触，消除部分耗尽SOI晶体管的浮体效应，不需要额外增加工艺和版图，并保证了单元的高集成度。本发明与常规CMOS工艺兼容，适用于工业生产。
-
公开(公告)号：CN102800590B
公开(公告)日：2014-09-10
申请号：CN201210304149.X
申请日：2012-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L21/266 , H01L29/737
CPC classification number: H01L29/7378 , H01L29/66242
Abstract: 本发明提出了一种基于SOI的SiGe-HBT晶体管的制备方法，该制备方法通过在基于SOI的SiGe-HBT工艺流程中增加使用一个特定的光刻版，将外基区注入限定在指定的区域，有效解决了薄膜SOI上（小于等于150nm）的SiGeBJT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低的问题。同时，相对于增大集电区注入剂量和掺杂浓度的其它方法，该方法避免了集电区掺杂浓度增加导致的器件耐压降低。此外，该制备工艺简单，易于实现。
-
公开(公告)号：CN103325788A
公开(公告)日：2013-09-25
申请号：CN201310242397.0
申请日：2013-06-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11
Abstract: 本发明提供一种八晶体管静态随机存储器单元，至少包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；传输门，由第三NMOS晶体管、第四NMOS晶体管第五NMOS晶体管及第六NMOS晶体管组成；其中，所述第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管及第二NMOS晶体管均采用源体欧姆接触体引出结构。本发明在晶体管的源区进行与体区掺杂相同极性的重掺杂，实现源区与体区的欧姆接触，消除部分耗尽SOI晶体管的浮体效应，不需要额外增加工艺和版图，并保证了单元的高集成度。本发明与常规CMOS工艺兼容，适用于工业生产。
-
公开(公告)号：CN103311250A
公开(公告)日：2013-09-18
申请号：CN201310196617.0
申请日：2013-05-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11
Abstract: 本发明提供一种六晶体管静态随机存储器单元，所述存储器单元至少包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；传输门，由第三NMOS晶体管及第四NMOS晶体管组成；其中，所述第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管及第二NMOS晶体管均采用源体欧姆接触体引出结构。本发明在晶体管的源区进行与体区掺杂相同极性的重掺杂，实现源区与体区的欧姆接触，消除部分耗尽SOI晶体管的浮体效应，不需要额外增加工艺和版图，并保证了单元的高集成度。本发明与常规CMOS工艺兼容，适用于工业生产。
-
Patent Agency Ranking
公开(公告)号：CN101976283B
公开(公告)日：2012-12-19
申请号：CN201010515128.3
申请日：2010-10-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
CPC classification number: G01R31/2628 , G01R31/2603 , G06F17/5036
Abstract: 本发明公开了一种BSIMSOI4直流模型参数的确定方法，该方法通过提供若干不同尺寸的体引出结构MOSFET器件和浮体结构MOSFET器件；测量所有体引出结构MOSFET器件的Id-Vg-Vp、Id/Ip-Vd-Vg、Ig-Vg-Vd、Ig-Vp、Ip-Vg-Vd、Is/Id-Vp及Id/Ip-Vp-Vd特性，以及所有浮体结构MOSFET器件的Id-Vg-Vp、Id-Vd-Vg及Ig-Vg-Vd特性；并获取各个体引出结构MOSFET器件和浮体结构MOSFET器件的无自热效应的电学特性曲线；然后依次按照特定步骤提取BSIMSOI4模型的直流参数。本发明根据模型方程依次选择适当的测试曲线，逐步确定各类参数，从而可准确有效的提取出BSIMSOI4模型的直流参数。
-
公开(公告)号：CN102427067A
公开(公告)日：2012-04-25
申请号：CN201110296940.6
申请日：2011-09-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/84 , H01L27/12 , G11C11/401 , G11C11/4063
Abstract: 本发明提供一种无电容动态随机存储单元及其制作方法与存储方法，所述存储单元采用两个金属-氧化物-半导体场效应管组合，其中一个具有P型掺杂源区的场效应管作为电荷的提供者和存储者，另一个场效应管则作为存储状态的感知者。本发明的存储单元具有快读读写、长保持时间和高可靠性的特点，制作工艺简单与常规SOICMOS工艺兼容。
-
公开(公告)号：CN102147828A
公开(公告)日：2011-08-10
申请号：CN201110072207.6
申请日：2011-03-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明公开了一种体引出结构的SOI场效应晶体管的等效电学模型及其建模方法，该等效电学模型由内部场效应晶体管和外部场效应晶体管并联组成，其中将所述体引出结构SOI场效应晶体管分为体引出部分和主体部分，内部场效应晶体管代表体引出部分的寄生晶体管，外部场效应晶体管代表主体部分的正常晶体管。本发明提出的等效电学模型完整地包括了体引出结构SOIMOSFET器件物理结构的各个部分，即体引出部分和主体部分对其电学特性的影响，提高了模型对器件电学特性的拟合效果。
-
公开(公告)号：CN101726274B
公开(公告)日：2011-04-27
申请号：CN200910199726.1
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种利用MOSFET输入输出特性确定MOSFET？BSIM模型参数宽度偏移量的方法。首先利用半导体参数测试仪测量至少3个拥有相同沟道长度、不同沟道宽度的MOSFET器件的Ids-Vds输出特性；然后求出漏极电流Ids对漏极电压Vds的二阶导数Ids″；通过延长Ids″与MOSFET沟道设计宽度Wdrawn的曲线便可容易得到准确的MOSFET器件的宽度偏移量Wint。
-
公开(公告)号：CN101950723A
公开(公告)日：2011-01-19
申请号：CN201010220390.5
申请日：2010-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/265 , H01L29/06
CPC classification number: H01L29/78612 , H01L21/28518 , H01L29/78654
Abstract: 本发明公开了一种实现源体欧姆接触的SOI MOS器件制作方法，先制作栅区，进行高剂量的源区和漏区轻掺杂，形成较高浓度的轻掺杂N型源区和轻掺杂N型漏区，之后在栅区周围制备侧墙隔离结构，进行源区和漏区离子注入，通过一道在源区位置设有开口的掩膜版，倾斜的进行重掺杂P离子注入，从而在源区与体区之间形成重掺杂的P型区，最后在源区的部分表面形成一层金属，通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与其旁边的重掺杂P区形成欧姆接触，释放SOI MOS器件在体区积累的空穴，从而抑制SOIMOS器件的浮体效应，并具有不增加芯片面积，制造工艺简单与常规CMOS工艺相兼容等优点。
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.043 seconds)
