公开(公告)号：CN110347611A

公开(公告)日：2019-10-18

申请号：CN201910193535.8

申请日：2019-03-14

Applicant: 三星电子株式会社

Inventor： 申院济 ,  高兑京 ,  金大正 ,  金成峻 ,  金玗燮 ,  朴赞益 ,  庾庸准 ,  崔仁寿 ,  边喜冲 ,  李钟荣

IPC: G06F12/02 ,  G06F11/10

Abstract: 公开了一种存储器系统和存储器系统的操作方法。所述存储器系统包括：处理器，包括多个核和存储器控制器；第一半导体存储器模块，与存储器控制器通信。所述多个核响应于在存储器控制器从第一半导体存储器模块读取第一数据时检测到第一错误，接收用于执行第一异常处理的调用。所述多个核的第一主核执行第一异常处理，并且所述多个核的剩余核返回至先前执行的剩余操作。

公开(公告)号：CN108874306A

公开(公告)日：2018-11-23

申请号：CN201810329996.9

申请日：2018-04-13

Applicant: 三星电子株式会社

Inventor： 林璇渶 ,  申熙钟 ,  崔仁寿 ,  李荣镐

IPC: G06F3/06 ,  G06F13/16

CPC classification number: G06F13/4086 ,  G06F3/0614 ,  G06F3/0656 ,  G06F3/0659 ,  G06F12/0246

Abstract: 提供一种配置为支持数据缓冲器的内部数据(DQ)终结的存储器系统。该存储器系统包括：作为外部设备访问的目标存储器模块的第一存储器模块；以及作为不被外部设备访问的非目标存储器模块的第二存储器模块。第二存储器模块在内部操作模式期间在内部数据路径上执行内部DQ终结，在内部操作模式下通过使用内部存储器芯片之间的内部数据路径执行数据通信。由于内部DQ终结而减少或禁止在内部数据路径上的信号反射，由此改善信号完整性。

公开(公告)号：CN1822207A

公开(公告)日：2006-08-23

申请号：CN200610005720.2

申请日：2006-01-06

Applicant: 三星电子株式会社

Inventor： 崔仁寿 ,  李俊熙 ,  崔熙柱 ,  丁日奎

IPC: G11C5/06

CPC classification number: G11C5/063 ,  G11C5/04 ,  H05K1/148 ,  H05K2201/10159

Abstract: 提供了一种存储模块和存储系统。所述存储模块包括：第一电路板，在其上安装有至少一个存储芯片；第二电路板，在其上安装有至少一个存储芯片；和柔性耦合器，将第一电路板电连接至第二电路板。存储模块是可弯曲的，并且被配置为围绕存储控制器延伸。存储芯片经由相应的多条信号线与存储控制器电耦合。可弯曲的存储模块被配置为围绕存储控制器弯曲，以使得各个信号线长度相等。