低偏移平带电压SiC MOS电容制作方法

    公开(公告)号:CN101540280A

    公开(公告)日:2009-09-23

    申请号:CN200910022012.3

    申请日:2009-04-14

    Abstract: 本发明公开了一种MOS电容的制作方法,主要解决SiC/SiO2界面陷阱密度过高的问题。其制作过程是:对N-SiC外延材料进行清洗处理;离子注入N+到SiC外延层中后,再将Al-注入到外延层中;在离子注入后的外延层上干氧氧化一层SiO2;将氧化后的样片依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中的冷处理;采用化学气相淀积在冷处理后的样片上,再淀积一层SiO2后,并在Ar气环境中第一次退火;通过真空溅射Al制作电极,并在Ar气环境中第二次退火,完成整个电容的制作。本发明具有精确控制N+\Al-剂量,SiC/SiO2界面陷阱密度低,MOS电容平带电压偏移小,且实现工艺简单的优点,可用于对N型SiC MOS器件SiC/SiO2界面特性的改善。

Patent Agency Ranking