-
公开(公告)号：CN112116061A
公开(公告)日：2020-12-22
申请号：CN202010774421.5
申请日：2020-08-04
Applicant: 西安交通大学
Abstract: 本发明公开了一种面向长短期记忆网络的权值和激活值的量化方法，包括步骤：1)收集长短期记忆网络的权重值和激活值数集；2)确定对应的目标量化范围，开始阈值遍历循环，根据计算出的不同阈值情况下的缩放因子和饱和值，将权重值和激活值进行缩放或置为饱和值；3)遍历完成后，分别计算权重值和激活值的初始数集与映射后数集的KL散度，最终分别输出正、负数方向截断阈值以及最小的KL散度值。本发明实现了将高精度浮点数训练完成的长短期记忆网络转化为定点数网络，创新性地设计了针对长短期记忆网络的权重值和激活值的量化结构，在保证算法硬件实施精度的同时，减小了硬件开销，提高了运行速度。
-
公开(公告)号：CN112115307A
公开(公告)日：2020-12-22
申请号：CN202010760638.0
申请日：2020-07-31
Applicant: 西安交通大学
IPC: G06F16/901
Abstract: 本发明公开了一种面向图的顶点数据规则存储结构和连接拓扑压缩方法，包括步骤：1)将图中的所有顶点序号重新编码；2)在将图中所有顶点重排序之后，按照顶点序号由小到大依次以 作为一个数据单元，规则的存储到顶点特征值存储器中；3)从序号最小的顶点开始，将每个顶点所连接的边的特征值按照目标顶点升序的顺序，将每对顶点所对应的边特征值依次存储到边特征值存储器中；4)基于重新排序后的图，得到图的邻接矩阵，对每个顶点的邻接向量进行游程编码，将每个顶点的游程编码依次存储到边存储器中；5)在访问顶点特征值过程中，由顶点编号访问该顶点的信息。相比于现有技术，本发明大大节省了存储空间。
-
公开(公告)号：CN111583390A
公开(公告)日：2020-08-25
申请号：CN202010350966.3
申请日：2020-04-28
Applicant: 西安交通大学
Abstract: 本发明基于深度语义融合的卷积神经网络的三维语义图重建方法，是在单目相机条件下进行算法设计。该方法首先设计一个深度语义融合的卷积神经网络，对一直单目图像的每个像素点估计深度和预测语义。之后将深度估计的矩阵和语义分割的矩阵保存为深度图像和语义图像。然后以图像左上角为坐标原点为每个像素点建立三维坐标，结合每个像素点对应的RGB信息得到点云数据。最后生成三维语义图。相比与分别进行图像的深度估计和语义分割的两个卷积神经网络，基于深度语义融合的卷积神经网络在准确率几乎不变的情况下，参数量分别减少了20倍和40倍，同时网络推理时间缩短了一半。
-
公开(公告)号：CN110879797A
公开(公告)日：2020-03-13
申请号：CN201911056632.9
申请日：2019-10-31
Applicant: 西安交通大学
IPC: G06F15/78 , G06F12/123
Abstract: 本发明公开了一种高速可重构处理器配置信息缓存替换方法及存储体系结构，当访问发生命中时，根据命中频率更新被命中数据块的Re值，所述Re值为数据块被替换的优先级；当访问发生缺失时，根据命中频率更新被替换进缓存的数据块的Re值，通过加窗选择算法确定被替换的数据块。采用改变数据块的被替换优先级来实现缓存替换策略，便于移植在现有的存储系统中，硬件开销较小。根据配置信息大小和频率两个特征进行缓存资源分配，降低了缓存的整体缺失率，而不是仅仅从考量单个缓存组的缺失率，除此之外对大于缓存容量的工作集有较好的适应性。
-
公开(公告)号：CN110851884A
公开(公告)日：2020-02-28
申请号：CN201910974496.5
申请日：2019-10-14
Applicant: 西安交通大学
Abstract: 本发明公开了基于FPGA的仲裁PUF木马检测及再使用方法，将4n个双路选择器模块每4个分为1组，共分成n组，并在每组双路选择器模块的两个输出端口分别增加一个2选1选择器模块，所述2选1选择器模块用于实现对每组双路选择器模块的跳过作用，采用仲裁器模块比较两条对称传输路径的信号传播快慢，最后采用输出选择器模块选择输出信号；当仲裁PUF框架中存在硬件木马时，导致相同的输入激励会产生不同的输出结果，进而发现电路中是否存在硬件木马；先通过改变n个2选1选择器模块的输入来选择实现工作功能的双路选择器模块组别，然后给电路输入激励信号从而得到输出响应结果，对比得到的输出结果和之前的样本结果即找到硬件木马的位置。
-
Patent Agency Ranking
公开(公告)号：CN110837890A
公开(公告)日：2020-02-25
申请号：CN201911008463.1
申请日：2019-10-22
Applicant: 西安交通大学
Abstract: 本发明公开了一种面向轻量级卷积神经网络的权值数值定点量化方法，本发明通过对权重划分，再通过特定的集合中提取量化策略，进行训练，完成多测迭代，得到量化因子，完成量化。本发明相比于现有技术，具有更快的再训练速度，在轻量级卷积神经网络上较低的准确率损失，实现了比卷积8位整数乘法化更低的硬件资源消耗。
-
公开(公告)号：CN110516801A
公开(公告)日：2019-11-29
申请号：CN201910718678.6
申请日：2019-08-05
Applicant: 西安交通大学
Abstract: 本发明一种高吞吐率的动态可重构卷积神经网络加速器架构。其输入输出缓存和权值缓存用于存储来自储外部存储器的数据或者计算过程中产生的数据，以及卷积核数据，将其组织、排列后，以统一的数据流传送到运算阵列中进行计算；运算阵列用于接收来自输入输出缓存和权值缓存的数据，进行卷积操作处理后存储在缓存架构中；输出处理模块用于接收来自运算阵列的数据，选择进行累加、标准化、或者激活函数等操作，并将输出数据存储在输入输出缓存中；控制模块用于向其他模块发送命令，并设计有外部接口，用于和外部系统进行通信。本发明通过设计高并行度、高利用率的运算阵列以及高片上数据复用率的缓存架构提高卷积神经网络加速器的性能，降低功耗。
-
公开(公告)号：CN110222818A
公开(公告)日：2019-09-10
申请号：CN201910395235.8
申请日：2019-05-13
Applicant: 西安交通大学
IPC: G06N3/04 , G06F12/0802
Abstract: 本发明一种用于卷积神经网络数据存储的多bank行列交织读写方法，设计多bank的存储结构，多bank存储器根据不同的运算模式调整数据存储通路，各阵列子集与卷积核一一对应，各阵列子集产生的不同通道的中间结果数据，直接分bank写入多bank存储器中，在中间结果数据读出的过程，采用逐bank读出的方法，这样每次读取的中间结果数据都是属于同一个通道内的中间结果数据，再进行下一次的数据调用时即可直接调用。本发明提高了数据调度效率。
-
公开(公告)号：CN109343826A
公开(公告)日：2019-02-15
申请号：CN201810922918.X
申请日：2018-08-14
Applicant: 西安交通大学
Abstract: 本发明公开了一种面向深度学习的可重构处理器运算单元，包括控制器(1)、存储器(2)、选择输入器(3)、第一查找表(4)、第二查找表(5)、乘法器(6)、最大值池化模块(7)、平均值池化模块(8)、激活函数(9)、加法器(10)和选择输出器(11)；其中，控制器(1)与存储器(2)、选择输入器(3)、第一查找表(4)和第二查找表(5)相连；乘法器(6)与加法器(10)相连；选择输出器(11)与最大值池化模块(7)、平均值池化模块(8)、激活函数(9)、加法器(10)、第一查找表(4)和第二查找表(5)相连。本发明既具有较高性能，又可以支持不同神经网络。
-
公开(公告)号：CN118780382A
公开(公告)日：2024-10-15
申请号：CN202410779548.4
申请日：2024-06-17
Applicant: 西安交通大学
Abstract: 本发明提供一种基于RLWE假设的轻量化和高效的加密/解密协处理及方法，在性能和资源利用之间取得了很好的平衡。本发明基于Schoolbook算法开发了轻量级、高效的RLWE密码协处理器，通过提高Schoolbook多项式乘法运算的并行度，Schoolbook多项式乘法的时间复杂度大幅降低；采用CDT高斯采样器进行密钥生成，并进一步压缩经典CDT高斯采样器结构中的冗余数据，从而显著节省存储资源。因此，本发明在性能和资源利用之间取得了很好的平衡，具有较高的硬件效率，能够大幅度提高资源利用率。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.031 seconds)
