-
公开(公告)号:CN103377139B
公开(公告)日:2018-04-27
申请号:CN201310120350.7
申请日:2013-04-09
Applicant: 索尼公司
CPC classification number: G11C7/00 , G11C7/1006
Abstract: 这里公开了一种存储控制装置,包括:决定部,配置为在到存储器单元的输入数据的至少部分中决定二进制值当中的特定值的位数是否大于参考值,以生成指示决定结果的决定数据,该存储器单元在写入过程中依次执行对二进制值中一个的重写和对二进制值中另一个的重写;以及写入侧输出部,配置为当决定所述位数大于参考值时,将至少部分被反转的所述输入数据作为写入数据与所述决定数据一起输出到所述存储器单元。
-
公开(公告)号:CN103377140B
公开(公告)日:2018-02-16
申请号:CN201310122226.4
申请日:2013-04-10
Applicant: 索尼公司
CPC classification number: G06F11/167 , G06F11/1048
Abstract: 这里公开了一种存储控制设备,包括:状态获取部分,配置为从存储器获取包括向所述存储器写入之后的验证执行次数的状态;历史信息保持部分,配置为按照与所述存储器的每一预定区域的关联关系,将所述状态的历史保持为历史信息;和区域选择部分,配置为当在所述存储器中要使用新的区域时,根据历史信息选择满足条件的区域。
-
公开(公告)号:CN103377693B
公开(公告)日:2017-09-08
申请号:CN201310146885.1
申请日:2013-04-25
Applicant: 索尼公司
CPC classification number: G11C7/1072 , G11C7/22 , G11C13/0007 , G11C13/0023 , G11C13/004 , G11C13/0061 , G11C13/0069 , G11C13/0097 , G11C2213/79
Abstract: 一种存储控制装置包括命令译码器和命令处理部分。所述命令译码器判断命令串中包括的不同命令的多个存取目标地址是否对应于具有共同基板的存储器单元阵列的各块中的同一块中相互不同的字。当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时,所述命令处理部分集中地和连续地执行命令的处理中的那些操作,其中在基板和位线之间施加相等电压作为驱动电压。
-
公开(公告)号:CN107077430A
公开(公告)日:2017-08-18
申请号:CN201580056437.X
申请日:2015-07-22
Applicant: 索尼公司
Abstract: 本发明的目的在于,充分降低存储单元中发生错误的频率。读取单元从存储单元读出读取数据,该读取数据包括信息位和用于确定信息位是否反转的反转信息。错误检测和校正单元检测在信息位中是否存在错误,并校正错误。数据反转单元反转错误得到校正的信息位和反转信息。写入单元将反转的信息位和反转的反转信息写入存储单元中。
-
公开(公告)号:CN102129409B
公开(公告)日:2015-08-19
申请号:CN201110007169.6
申请日:2011-01-13
Applicant: 索尼公司
IPC: G06F12/02
CPC classification number: G06F12/0246 , G06F2212/1032 , G06F2212/7203 , G11C11/5628
Abstract: 本发明公开了存储装置和数据写入方法,该存储装置包括:存储器,被配置为具有可以以页为单位写入数据的多个页,存储器被进一步配置用于使多个页的写数据以多值形式存储在各个页中;以及控制部,被配置为从存储器的多个页中选择写入数据的页,该控制部被进一步配置为将包括所选择的页的多个页的至少两位的数据以多值形式写入至存储器的所选择的页;其中,当写入多个页的写数据时,控制部逐页地将数据写入至存储器的多个不同的未使用页以前,每页地使写数据处于多值形式。
-
公开(公告)号:CN102044294B
公开(公告)日:2014-11-26
申请号:CN201010506385.0
申请日:2010-10-12
Applicant: 索尼公司
IPC: G11C16/02
CPC classification number: G06F13/385 , G06F2213/3804 , G06F2213/3814
Abstract: 本发明公开了一种存储装置及数据通信系统。其中,存储装置包括:输入/输出部,连接到电子设备;存储器,用于存储数据;控制部,基于从电子设备输入到输入/输出部的指令访问存储器;及通信部,与和电子设备相分离的外部设备进行通信,其中,所述控制部基于来自电子设备的指令访问存储器中由电子设备指定的范围,并使与所述访问范围相关联的数据在通信部和外部设备之间进行发送和接收。
-
公开(公告)号:CN103577341A
公开(公告)日:2014-02-12
申请号:CN201310291555.1
申请日:2013-07-11
Applicant: 索尼公司
CPC classification number: G06F3/0619 , G06F3/0653 , G06F3/0679 , G11C11/5678 , G11C11/5685 , G11C13/0069 , G11C2013/0073
Abstract: 本发明涉及存储控制装置、存储装置及其处理方法。该存储控制装置包括存储器状态获取部和操作指令生成部,该存储器状态获取部获取与写入目标相关联的存储器的存储状态,而该操作指令生成部从所获取的存储状态和写入数据生成与写入目标相关联的存储器的每单元至少2位的操作指令。
-
公开(公告)号:CN103197898A
公开(公告)日:2013-07-10
申请号:CN201310009350.X
申请日:2013-01-10
Applicant: 索尼公司
CPC classification number: G06F12/00 , G06F12/0238 , G06F2212/7202 , G06F2212/7208
Abstract: 本发明公开一种包括写入块和读取块的存储控制装置。该写入块设立高速存取数据计数。如果多个数据待写到所述高速和所述低速存取存储块,则所述写入块将所述多个数据中如所述高速存取数据计数一样多的数据写到所述高速存取存储块作为高速存取数据,同时将剩余数据写到所述低速存取存储块作为低速存取数据。如果待读取写到所述低速和所述高速存取存储块的所述多个数据,则所述读取块发布请求到所述高速存取存储块以读取所述高速存取数据,和发布请求到所述低速存取存储块以在已读取所述高速存取数据之后开始读所述低速存取数据。
-
-
-
-
-
-
-