-
公开(公告)号：CN101178883B
公开(公告)日：2013-05-08
申请号：CN200710186354.X
申请日：2007-11-12
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: G09G3/3688 , G09G2310/027
Abstract: 本发明提供一种可节省面积、降低成本的显示装置的数据驱动器。在输入差动放大级的输出节点(N12)、和后级放大级的输出节点(N11)之间具有与相位补偿电容(C1)串联的零点补偿电阻(R1)，并具有切换控制零点补偿电阻(R1)的电阻值的控制电路(20)，控制电路(20)根据对放大电路的输出端子(N11)和数据线(962)的连接进行控制的输出开关(SW10)的断开和接通，将零点补偿电阻(R1)的电阻值切换为第1电阻值、及比第1电阻值大的第2电阻值。
-
公开(公告)号：CN101419769B
公开(公告)日：2012-07-04
申请号：CN200810169101.6
申请日：2008-10-27
Applicant: 瑞萨电子株式会社
CPC classification number: G09G3/3688 , G09G2310/027 , H03M1/661 , H03M1/68 , H03M1/76
Abstract: 一种数字模拟变换电路、数据驱动器及显示装置，可针对多比特化而抑制参照电压的数的增加，实现省面积(低成本)，谋求画质的提高。对于第1至第(2×h+1)(此处，h为给定的正整数)参照电压，按由第(2×j—1)个(此处，j为1～h的给定的正整数)的h个参照电压构成的第1参照电压小组(21)、由第(2×j)个的h个参照电压构成的第2参照电压小组(22)和由第(2×j+1)个的h个参照电压构成的第3参照电压小组(23)进行编组，具备：第1辅助解码器(111)、第2辅助解码器(112)、第3辅助解码器(113)、第4辅助解码器(13)和放大电路(30)。
-
公开(公告)号：CN101174837B
公开(公告)日：2011-11-23
申请号：CN200710167998.4
申请日：2007-10-31
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: H03M1/682 , G09G3/3685 , G09G3/3696 , G09G2310/027 , G09G2320/0673 , H03M1/765
Abstract: 本发明提供一种以较少的参照电压数实现省面积及高精度的电压输出的数字模拟转换电路、数据驱动器。包括：参照电压产生电路(13)，生成并输出多个参照电压；解码器电路(12)，输入上述多个参照电压，根据输入数字信号从上述多个参照电压中包含重复而选择n个参照电压(V1～Vn)(n为2以上的整数)，并将其从n个输出端(N11-1～N11-n)输出；和放大电路(11)，其包括n个差动电路(111-1～111-n)，在上述n个差动电路的非反转输入端(+)连接上述n个输出端(N11-1～N11-n)，输出将上述n个参照电压(V1～Vn)运算合成而得到的输出电压，还包括：反馈电阻(Rf)，一端与放大电路(11)的输出端子(N10)连接，另一端与上述n个差动电路的共同连接的反转输入端(-)连接；和电阻(R1)，连接在反馈电阻(Rf)的另一端和上述n个差动电路的共同连接的反转输入端的连接点、与电压源之间。
-
公开(公告)号：CN102163399A
公开(公告)日：2011-08-24
申请号：CN201110041661.5
申请日：2011-02-18
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: G09G3/3688 , G09G2310/0291 , G09G2320/0252 , G09G2330/021
Abstract: 提供能应对高速动作并能抑制输出级的贯通电流的输出电路、数据驱动器及显示装置。包括差动放大级、输出放大级、放大加速电路、电容连接控制电路。输出放大级包括在输出端子和第1、第2电源之间连接且栅极与差动放大级的第1、第2输出连接的两个晶体管。放大加速电路包括连接在第1、第2输出和输出端子之间的两组开关和晶体管。电容连接控制电路包括：一端与输出端子连接的两个电容元件；连接在一个电容元件和第1电压供给端子之间的开关；连接在一个电容元件和差动放大级的第1差动对的输出对的一个输出之间的开关；连接在另一电容元件和第2电压供给端子之间的开关；连接在另一电容元件和第2差动对的输出对的一个输出之间的开关。
-
公开(公告)号：CN102201193B
公开(公告)日：2016-01-20
申请号：CN201110078813.9
申请日：2011-03-28
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: G09G3/3688 , G09G3/3696 , G09G2310/027 , G09G2330/028
Abstract: 一种数字模拟转换电路、数据驱动器及显示装置。将参照电压集合体的参照电压分组为第1～第(z×S+1)参照电压组。解码器包括：第1～第(z×S+1)子解码器，与第1～第(z×S+1)参照电压组分别对应地设置，从第1～第(z×S+1)参照电压组的参照电压中，分别选择二维矩阵中与输入数字信号的第1比特组的值对应的列上分配的参照电压；和子解码器，输入第1～第(z×S+1)子解码器的输出，根据输入数字信号的第2比特组的值，从由第1～第(z×S+1)子解码器分别选择的参照电压中选择第1及第2电压。插补电路输入由解码器选择的第1及第2电压，并输出按照一比一的插补比对第1及第2电压进行插补而得到的电压电平。
-
Patent Agency Ranking
公开(公告)号：CN102201192B
公开(公告)日：2015-07-01
申请号：CN201110076950.9
申请日：2011-03-23
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: G09G3/3688 , G09G3/3275 , G09G2310/027 , G09G2310/0289 , G09G2310/08
Abstract: 一种电平移位电路、数据驱动器及显示装置。电平移位电路具有连接在第1电源线和第1节点间的第1导电型第1晶体管、在第2电源线和第1节点间串联连接的第2导电型第2及第3晶体管。第1控制信号共同输入到第1晶体管的栅极和第2及第3晶体管的一个的栅极。被输入比第1和第2电源的电源振幅低振幅的输入信号的输入端子连接到第2及第3晶体管的另一个的栅极。具有：时钟反相器，设置在第1电源线和第2电源线间，连接在第1节点和第1输出端子间，由第2控制信号控制接通或断开；反相器，设置在第1电源线和第2电源线间，输入连接到第1输出端子；和开关，连接在第1节点和反相器的输出间，由第3控制信号控制接通或断开。
-
公开(公告)号：CN102163400B
公开(公告)日：2015-04-29
申请号：CN201110043131.4
申请日：2011-02-21
Applicant: 瑞萨电子株式会社
IPC: G09G3/20
CPC classification number: G09G3/3688 , G09G3/3283 , G09G3/3291 , G09G2310/027
Abstract: 一种解码器及使用该解码器的显示装置的数据驱动器。具有：参照电压产生电路，输出分别属于彼此不重叠的第1、第2电压区间的第1及第2参照电压组；和解码器，输入第1及第2参照电压组，选择和输入数字信号对应的参照电压，解码器包括：接收第1参照电压组的第1子解码器；接收第2参照电压组的第2子解码器；和第3子解码器，接收通过第2子解码器选择的参照电压，并输出到第1子解码器或输出端子。第1子解码器包括向背栅提供第1电源电压的第1导电型的晶体管，第2子解码器包括向背栅提供第2电源电压的第1导电型的晶体管，第3子解码器包括向背栅提供第1电源电压的第1导电型的晶体管。
-
公开(公告)号：CN102208174B
公开(公告)日：2014-08-20
申请号：CN201110084115.X
申请日：2011-03-30
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: G09G3/3688 , G09G3/3291 , G09G3/3614 , G09G2310/027
Abstract: 本发明提供一种电平电压选择电路及数据驱动器，可抑制追加元件个数、Pch/Nch间的布线连接数及面积增大。具有：第1子解码器，接收第1电平电压组并输出根据N位数据的下位L位选择的电压；第2子解码器，输入第2电平电压组并输出根据下位L位选择的电压；第3子解码器，根据上位M位从由第1、第2子解码器选择的电压中选择一个；第4子解码器，输出根据下位P位从第3电平电压组中选择的电压；第5子解码器，从由第4子解码器输出的电压中选择根据上位Q位所选择的一个；第6子解码器，根据K位控制第1子解码器的输出中的至少一个输出和第4子解码器的输出中的至少一个输出之间的导通/非导通。
-
公开(公告)号：CN101588181B
公开(公告)日：2014-05-28
申请号：CN200910141727.0
申请日：2009-05-25
Applicant: 瑞萨电子株式会社
Inventor： 土弘
Abstract: 一种数字模拟转换电路和数据驱动器及显示装置，能够通过减少参照电压的数量而减小面积，并且抑制布线交叉点增加。将多个参照电压分组为第1至第(S+1)参照电压组，在将参照电压组分配到行、将各参照电压组的参照电压在参照电压组内的序列分配到列的、(S+1)行h列的二维排列中，i行j列的要素对应于第{(j-1)×S+i}个参照电压，具有解码器，该解码器包括：第1至第(S+1)子解码器，与参照电压组对应而设置，从参照电压中，分别选择与第1比特组的值对应的参照电压；和(S+1)输入2输出型的子解码器，从由第1至第(S+1)子解码器选择的参照电压中，根据第2比特组的值，选择并输出包括重复在内的两个参照电压。
-
公开(公告)号：CN101504867B
公开(公告)日：2013-06-05
申请号：CN200910005745.6
申请日：2009-02-06
Applicant: 瑞萨电子株式会社
Inventor： 土弘
CPC classification number: H03K19/018521 , G09G3/20 , G09G3/3208 , G09G3/3611 , G09G2310/0289 , H03K19/0013 , H03K19/01707
Abstract: 一种电平移位电路及使用该电路的驱动器和显示装置。电平移位电路包括：第1电平移位器，连接在提供第1电压的第1供电端子和输出端子之间，当输入端子的输入信号是第1值时，将输出端子设定为第1电压电平；第2电平移位器，连接在提供第2电压的第2供电端子和输出端子之间，当输入信号是第1值的互补值时，将输出端子设定为第2电压电平；和反馈控制部，当检测出输入信号输入到输入端子之前输出端子是第1电压电平时，在包括输入信号输入的时间点的预定期间，使第1电平移位器为非激活状态，当在预定期间所输入的输入信号是使输出端子成为第2电压电平的值时，第2电平移位器在第1电平移位器为非激发状态下，将输出端子设定为第2电压电平。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.027 seconds)
