-
公开(公告)号：CN101764622A
公开(公告)日：2010-06-30
申请号：CN201010034520.6
申请日：2010-01-19
Applicant: 清华大学
IPC: H03M13/23
Abstract: 本发明公开了一种并行多码率卷积码译码方法，包括以下步骤：S1，接收Nin路并行输入信号，并在移位控制信号的作用下将该输入信号移位后输出，输出信号也为Nin路并行信号，Nin为正整数；S2，部分消除所述输出信号的相位模糊度；S3，将步骤S2处理之后的信号作为有效数据，将该有效数据加上保护间隔，组装成数据帧，作为并行卷积译码的输入；S4，将步骤S3处理之后组装成的数据帧进行并行卷积译码；S5，将并行卷积译码的多路输出合并成一路，并行输出。本发明针对传统卷积译码吞吐率无法满足高速通信的缺点提出了并行多码率分块卷积译码方法，通过采用并行分块处理技术，提高了译码吞吐率、有效净荷速率，可满足卫星通信等高速率信息传输通信系统的要求。
-
公开(公告)号：CN101729236A
公开(公告)日：2010-06-09
申请号：CN200910238394.3
申请日：2009-12-07
Applicant: 清华大学
Abstract: 本发明涉及一种用于全数字接收机的并行内插装置及方法。所述装置包括：输入单元，用于接收经本地时钟采样后的多个采样点，然后进行串并转换；并行内插单元，包括多个内插器，并行进行内插运算；定时误差检测单元，用于提取出时钟误差信号；环路滤波单元，用于根据时钟误差信号计算出时钟误差控制信号；数控振荡单元，用于根据时钟误差控制信号获取分数间隔信号和符号时钟并反馈到并行内插单元，以控制内插运算。本发明在相同处理速度下降低对芯片乘法速度的要求，提高全数字接收机的整体处理速度。
-
公开(公告)号：CN101719819A
公开(公告)日：2010-06-02
申请号：CN200910241629.4
申请日：2009-11-27
Applicant: 清华大学
IPC: H04L7/00
Abstract: 本发明涉及一种并行无数据辅助时钟恢复方法及其系统，该方法包括步骤：将接收到的数据存储到RAM或FIFO中；在数据存储到RAM的同时，执行并行循环Gardner算法，从所述RAM中读取数据，进行时钟恢复；执行并行Gardner算法，从所述FIFO中读取数据，进行时钟恢复；输出最终时钟恢复数据。本发明的方法及其系统适用于无线突发通信系统中，能够满足高速大数据量的处理要求，并在突发通信模式下快速完成时钟恢复，可克服现有技术的不足。
-
公开(公告)号：CN101277119B
公开(公告)日：2010-06-02
申请号：CN200810106662.1
申请日：2008-05-14
Applicant: 清华大学
IPC: H03M13/15
Abstract: 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置，属于数字信息传输技术领域。所述硬件资源复用方法复用有限域加法器、有限域乘法器和寄存器完成里德所罗门码解码运算的伴随式计算、伴随式存储、错误位置多项式计算、错误值多项式计算和误码纠正，通用于各种码率和参数的里德所罗门码解码器。所述解码装置包括：有限域加法器、有限域乘法器、寄存器、接收序列存储器和伴随式存储器等模块，按照所述复用方法实现里德所罗门码解码运算。本发明所公开的复用方法及解码装置能够显著降低里德所罗门码解码的硬件复杂度。
-
公开(公告)号：CN100553248C
公开(公告)日：2009-10-21
申请号：CN200710099074.5
申请日：2007-05-11
Applicant: 清华大学
IPC: H04L27/26
Abstract: 本发明属于数字信息传输技术领域，其特征在于，针对目前存在的基于多模式训练序列的多载波和单载波调制系统，使用多模式相关器解决多模式的自动识别问题。通过串型、并型或者混合的方式对各种不同模式的本地相关序列进行加权和位置组合设计新的本地多模式相关序列，通过分辨两个相邻相关峰的位置差、相关峰大小、次相关峰特性等综合判断所使用的模式。针对DTMB系统给出了一种具体的多模式相关器设计方法，计算机仿真表明，该多模式相关器能够准确地分辨出系统工作模式，且具有本地相关序列长度合理和硬件实现简单的特点。
-
Patent Agency Ranking
公开(公告)号：CN101458329A
公开(公告)日：2009-06-17
申请号：CN200910076047.5
申请日：2009-01-06
Applicant: 清华大学
IPC: G01S7/48
Abstract: 一种时域并行采样率调整方法，该方法适用于数字信息传输技术领域。其特征在于：所有处理均采用并行算法，通过CIC滤波器、CFIR滤波器、PFIR滤波器和分数间隔抽取滤波器的相互组合，实现大范围的数字采样率变换。其中CIC抽取滤波器采用时域并行的结构实现，CFIR滤波器、PFIR滤波器采用基于多相滤波器的时域并行结构。分数间隔抽取器由控制器和多项式内插器组成，控制器采用了一种并行各支路相互独立的方法，提高了硬件实现过程中的处理速度；多项式内插器采用查表方法实现，节约了可编程逻辑器件中有限的逻辑以及乘法器资源。该系统适合全数字电路实现，尤其是可编程门阵列(FPGA)实现。
-
公开(公告)号：CN101360087A
公开(公告)日：2009-02-04
申请号：CN200810222514.6
申请日：2008-09-18
Applicant: 清华大学
IPC: H04L27/38
Abstract: 本发明涉及基带成形SRRC数字滤波器的低复杂度实现装置及方法，该装置包括：双路复用抽头延迟线单元，将双路复合输入信号延时得到输入向量；倒序单元，将输入向量进行倒序；输入选通单元，对输入向量和倒序向量进行分时选通；M个加权求和单元，时分复用和与子滤波器半系数向量的加权求和运算装置；延迟求和单元，对运算的输出完成设定延迟后，再和与之同步的运算的输出求和；转接器单元，对各个子滤波器的滤波运算结果分时选通，得到SRRC数字滤波器的两路成形滤波结果。本发明使抽头延迟线长度精简为原有的1/(2M)，显著减少了基带成形SRRC数字滤波器实现所需的硬件资源，降低了复杂度，使滤波运算工作在较低频率，并且实现了I/Q双路复用同一套滤波装置。
-
公开(公告)号：CN101277119A
公开(公告)日：2008-10-01
申请号：CN200810106662.1
申请日：2008-05-14
Applicant: 清华大学
IPC: H03M13/15
Abstract: 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置，属于数字信息传输技术领域。所述硬件资源复用方法复用有限域加法器、有限域乘法器和寄存器完成里德所罗门码解码运算的伴随式计算、伴随式存储、错误位置多项式计算、错误值多项式计算和误码纠正，通用于各种码率和参数的里德所罗门码解码器。所述解码装置包括：有限域加法器、有限域乘法器、寄存器、接收序列存储器和伴随式存储器等模块，按照所述复用方法实现里德所罗门码解码运算。本发明所公开的复用方法及解码装置能够显著降低里德所罗门码解码的硬件复杂度。
-
公开(公告)号：CN101262307A
公开(公告)日：2008-09-10
申请号：CN200810103049.4
申请日：2008-03-31
Applicant: 清华大学
IPC: H04L1/00
Abstract: 一种含有星座图旋转调制方式的串行级联编译码系统属于数字信息编译码领域，其特征在于：通过巧妙的映射和分解，把调制分解为三个独立的部分：奇偶校验编码、递归卷积编码以及一个无记忆的8PSK或正方形M－QAM调制。利用包含在调制过程中的记忆性，将其作为一种联合内码，然后和简单的外码级联，形成一个串行级联编码系统。在接收端通过迭代译码的方法可以获得可观的编码增益和优良的误码性能。
-
公开(公告)号：CN101252390A
公开(公告)日：2008-08-27
申请号：CN200810103070.4
申请日：2008-03-31
Applicant: 清华大学
Abstract: 本发明公开了一种基于并行策略的帧同步方法及其实现装置，属于数字信息传输技术领域。该方法包括以下步骤：初始化同步位置，保持过程和更新过程；进行检测并记录保存检测结果；在保持过程判定是否保持失败，同时在更新过程判定是否更新成功，并保存判定结果；在保持失败并且更新成功的情况下，则用新的同步位置替换原同步位置；否则保留原同步位置；输出帧同步信息，该实现装置包含6个模块，分别为互相关运算、同步位置检测、非同步位置检测、同步保持、同步更新和状态更新模块。本发明通过接收序列互相关运算、并行策略、检测子策略、容错子策略和调整子策略等多种措施，实现了未知衰落信道下的可靠帧同步，能够对抗宽带无线传输系统中的多种信道非理想特性。
-
-
-
-
-
-
-
-
-
Search Results
103
records
(took 0.022 seconds)
