-
公开(公告)号：CN107817708B
公开(公告)日：2020-07-07
申请号：CN201711131564.9
申请日：2017-11-15
Applicant: 复旦大学
IPC: G05B19/04
Abstract: 本发明属于集成电路技术领域，具体为一种高兼容性可编程神经网络加速阵列。该阵列采用可重构性架构，包含一个中央控制器、一个特征向量发射器以及若干个神经网络计算单元片；所述计算单元片含有可编程乘加单元、可编程激活单元、单元片控制器等基本的神经网络计算模块，加速阵列通过可编程通信路由进行任意单元片间的通信。该可编程神经网络加速阵列可兼容多种神经网络算法，同时又不失去高能效，适合应用于各类深度学习智能系统中。
-
公开(公告)号：CN104506191B
公开(公告)日：2017-11-17
申请号：CN201410754786.6
申请日：2014-12-11
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属于集成电路技术领域，具体涉及基于过零比较的流水线模数转换器的校正电路及校正方法。本发明提供的校正电路连接于基于过零比较的流水线模数转换器的两级电路之间，所述校正电路包括一差分1/f误差放大器、两个校正用电容、两个传输门电路；每一传输门电路包含一N型场效应晶体管和一P型场效应晶体管，两者沟道平行排布。校正电路将前一级电路的误差放大并存储在校正用电容上，然后将该误差随着后一级电路的建立过程补偿到其输出。本发明提供的校正方法，能够有效提高电路的转换精度，同时为子ADC提供比传统方案更长的转换时间，因此可以减小对子ADC电路的速度要求。
-
公开(公告)号：CN102832941B
公开(公告)日：2016-03-30
申请号：CN201210374121.3
申请日：2012-10-07
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 发明属集成电路技术领域，具体为一种可预检测比较器输入范围的逐次逼近型模数转换器。该模数转换器由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成。它在每个转换周期中预先检测比较器输入信号范围，即保持信号和基准电压之差的变化范围，由此决定下一个转换周期中，在内部数模转换器基准电压未完全建立时，比较器提前比较的时间。本发明使N个转换周期中的每个周期都可以有不同程度的提前比较。相比传统的逐次逼近型模数转换器，本发明减少了比较器的复位时间，提高了逐次逼近型模数转换器的整体转换速度。
-
公开(公告)号：CN103795379B
公开(公告)日：2016-02-24
申请号：CN201410021634.5
申请日：2014-01-17
Applicant: 复旦大学
IPC: H03K5/22
Abstract: 本发明属于集成电路技术领域，具体为一种基于误差自消除技术的动态比较器。其结构包括：由偏置电路构成的偏置级，采用误差自消除技术的输入预放大级，用于输入预放大级输出波形整形的反向级和采用时域比较的输出级；偏置级通过时钟信号控制输入预放大级的放电电流源的偏置；输入预放大级在预充电阶段采样误差信号并在放电的比较阶段消除误差；输入预放大级的输出波形连接到反向级整形；经反向级整形后的输出信号输入到输出级进行时域比较，输出级输出的结果即为比较器的比较结果。本发明相对于传统的动态比较器对晶体管失配造成的误差有很好的消除效果，可以大幅度的地提高动态比较器的精度。
-
公开(公告)号：CN102769468A
公开(公告)日：2012-11-07
申请号：CN201210286030.4
申请日：2012-08-13
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种采用共享前端子模数转换器的时间交织流水线型模数转换器结构，其中流水线结构的通道模数转换器除去了前端采样保持放大电路。在省略采样保持放大电路的流水线结构模数转换器和时间交织结构的模数转换器中都各自存在不同类型采样时间误差。相比于已提出的方法和结构，本发明提出了在所有省略采样保持放大器的流水线型通道模数转换器的前端采用共享前端子模数转换器的结构。这种结构将两种类型的采样时间误差统一，很大程度地简化了采样时间误差校准算法和电路结构的复杂度，最终有效地减小芯片的功耗和面积。
-
Patent Agency Ranking
公开(公告)号：CN102075171B
公开(公告)日：2012-05-09
申请号：CN201010600556.6
申请日：2010-12-22
Applicant: 复旦大学
IPC: H03K17/687
Abstract: 本发明属于集成电路技术领域，具体为一种校正采样时钟偏差的MOS自举开关电路。该电路用于消除时间交错型模数转换器通道间的采样时钟偏差，以MOS自举开关为主体，在自举输入端加入一个控制信号，该控制电压信号由时钟偏差检测模块得到。栅压自举电路将该控制信号自举一个电源电压，使得自举电压跟随控制电压信号。将该自举电压加到开关管的栅端，用于控制开关管的导通与关断。这样控制信号就能调节开关管的关断时刻，从而有效校正了时钟偏差，消除了通道间的采样失配。
-
-
公开(公告)号：CN102055477A
公开(公告)日：2011-05-11
申请号：CN201010562963.2
申请日：2010-11-29
Applicant: 复旦大学
Abstract: 本发明属于集成电路制造技术领域，具体为一种幅度交织模拟数字混合信号处理电路。该电路至少包含与通道数成正比的采样电容和前端开关阵列，折叠式多输入端运算放大器和基于高阻判断的模拟信号通路选择器。幅度交织技术通过无源器件的差值充放电原理，实现超越电源电压的信号储存，并且以数字的方式记录部分信号含有信息，从而达到简化运放设计指标，缓解先进工艺中低电源电压模拟电路的设计难题。
-
-
公开(公告)号：CN111126579B
公开(公告)日：2023-06-27
申请号：CN201911067669.1
申请日：2019-11-05
Applicant: 复旦大学
IPC: G06N3/06 , G06F1/3234
Abstract: 本发明属于集成电路技术领域，具体为一种适用于二值卷积神经网络计算的存内计算装置。本装置包括：基于静态随机存储器的存内计算阵列，用于实现向量间异或运算；一个多输入加法树，用于对不同输入通道内的异或结果进行累加；一个暂存中间结果的存储单元；一个更新中间结果的累加器组；一个后处理量化单元，用于将高精度的累加结果量化为1位输出特征值；一个控制单元，用于控制计算流程和数据流向。本发明发明能在存储输入数据同时完成二值神经网络中的异或运算，避免了存储单元与计算单元之间频繁的数据交换，从而提高了计算速度，减少了芯片功耗。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.026 seconds)
