-
公开(公告)号：CN104575590B
公开(公告)日：2017-06-09
申请号：CN201510017119.4
申请日：2015-01-13
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 本发明公开了一种双端流水线型复制位线电路，其具体实现根据流水次数不同有两种实现方式，该电路能够降低SRAM中灵敏放大器控制时序产生电路的工艺偏差，即提高了SRAM中灵敏放大器控制时序产生电路的工艺容忍能力，可以在不影响位线预充时间、不大幅度增大设计面积的情况下将工艺偏差降低为传统复制位线的且为了保证本发明电路的平均延迟与传统复制位线电路的相等，则有流水次数N＝M*K，且当M＝1时，即复制位线长度与传统相等时，得到SAE的工艺偏差最小，为传统复制位线产生的SAE的偏差的1/N。
-
-
公开(公告)号：CN103531232B
公开(公告)日：2016-06-29
申请号：CN201310520212.8
申请日：2013-10-28
Applicant: 安徽大学
IPC: G11C15/04
Abstract: 本发明公开了一种高性能混合型内容可寻址存储器控制单元，该控制单元包括：反相器、PMOS管P0、NMOS管N2、NMOS管N3、NMOS管N4与NMOS管N5；其中，所述PMOS管P0的漏极与所述NMOS管N3的漏极相连，且所述PMOS管P0的栅极与所述NMOS管N2的漏极、所述NMOS管N3的栅极及所述NMOS管N4的漏极相连；所述NMOS管N2的栅极经由反相器与所述NMOS管N4的栅极以及所述NMOS管N5的栅极相连。通过采用本发明公开的控制单元，增强了匹配线稳定性和提高放电速度。
-
公开(公告)号：CN103926966B
公开(公告)日：2015-07-08
申请号：CN201410146385.2
申请日：2014-04-11
Applicant: 安徽大学
IPC: G05F1/56
Abstract: 本发明公开了一种低压的带隙基准电路，包括第一部分和第二部分；第一部分包含由第一启动电路和两个对称的放大器构成的带隙基准，放大器的输出通过电流镜结构反馈到输入端，为该放大器提供所需的部分电流；带隙基准通过两个PNP的BJT使放大器的两个输入管的栅极强制相等，从而产生一个正温度系数电压（PTAT电压），为本电路中提供电流源，同时将其中一个放大器的栅极经过分压电阻为第二部分提供输入PTAT偏置电压；第二部分包括由第二启动电路和6个级联的OVF电路构成的带隙基准，每一个OVF电路的输入和输出端接在一起，构成负反馈，该带隙基准的输出端连接有单位增益缓冲器。能实现在低电压条件下的带隙基准电路，且输出电压的稳定性高。
-
公开(公告)号：CN104485133A
公开(公告)日：2015-04-01
申请号：CN201410746950.9
申请日：2014-12-08
Applicant: 安徽大学
IPC: G11C16/20
Abstract: 本发明公开了一种双列交错复制位线电路，其时钟信号线CK直接连接到正接的第一组2N个放电单元RC的第一字线控制信号端WLL上，在时钟信号有效时，与第一组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，第一复制位线RBL通过第一反相器I1连接到反接的第二组2N个放电单元RC的第一字线控制信号端WLL上，因此与第二组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL继续放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本发明实施例能够提高SRAM时序产生电路工艺鲁棒性，并且可以在不改变传统放电单元RC内部结构的情况下进一步降低工艺偏差。
-
Patent Agency Ranking
公开(公告)号：CN103531232A
公开(公告)日：2014-01-22
申请号：CN201310520212.8
申请日：2013-10-28
Applicant: 安徽大学
IPC: G11C15/04
Abstract: 本发明公开了一种高性能混合型内容可寻址存储器控制单元，该控制单元包括：反相器、PMOS管P0、NMOS管N2、NMOS管N3、NMOS管N4与NMOS管N5；其中，所述PMOS管P0的漏极与所述NMOS管N3的漏极相连，且所述PMOS管P0的栅极与所述NMOS管N2的漏极、所述NMOS管N3的栅极及所述NMOS管N4的漏极相连；所述NMOS管N2的栅极经由反相器与所述NMOS管N4的栅极以及所述NMOS管N5的栅极相连。通过采用本发明公开的控制单元，增强了匹配线稳定性和提高放电速度。
-
公开(公告)号：CN103400597A
公开(公告)日：2013-11-20
申请号：CN201310316948.3
申请日：2013-07-25
Applicant: 安徽大学
IPC: G11C15/00
Abstract: 本发明公开了一种超低功耗混合型内容可寻址存储器，其字结构控制电路（102′）的电路结构包括：第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第二NMOS晶体管（N2）依次串联于正电压输入端和负电压输入端之间；与非型块（101）中的第一匹配线（ML1）通过反相器（F）与第二NMOS晶体管（N2）电连接；或非型块（103）中的第二匹配线（ML2）分别与第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第三NMOS晶体管（N3）电连接；字结构匹配线（ML）由第四PMOS晶体管（P4）和第四NMOS晶体管（N4）之间引出。本发明不仅能够避免在预充阶段产生直流功耗、改善预充能力，而且能够大幅削减甚至消除字结构匹配线ML上的电平抖动，从而保证了字结构匹配线ML上输出结果的准确性。
-
公开(公告)号：CN102857525A
公开(公告)日：2013-01-02
申请号：CN201110177783.7
申请日：2011-06-28
Applicant: 安徽大学
IPC: H04L29/08
Abstract: 本发明公开了一种基于随机游走策略的社区发现方法，其主要包括网络初始化、随机游走和社区倾向性分析三部分内容。本发明的特征在于其解决了现有社区发现方法的以下问题：1)只能得到网络在某个单一层次下的社区结构，而不能完整地给出网络在多个层次下的社区划分状况；2)划分具有重叠社区结构的网络时显得力不从心，并且所获得社区的质量也不是很高；3)没有对重叠社区中具有多重身份的节点进行定量地分析。总之，本发明不仅可以发现网络中的重叠社区，而且也能发现网络在不同层次下的社区结构。并且在该方法中，引入的社区倾向性的概念，使重叠社区的定量分析成为了可能。
-
公开(公告)号：CN102592661A
公开(公告)日：2012-07-18
申请号：CN201210052508.7
申请日：2012-03-02
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 一种SRAM位线漏电流补偿电路，作为SRAM电路的辅助电路，包括两个完全相同的补偿电路共同实现对SRAM主电路的辅助补偿。每个补偿电路设有两个输入∕输出端，一个控制信号CON，用于控制位线漏电流补偿电路的工作模式，每个电流补偿电路包括5个PMOS管和6个NMOS管，补偿电路在正常工作状态下通过检测主电路中两根位线上的电位变化率的变化情况，自动让主电路中放电较慢的一端位线信号放电更慢，让主电路中放电较快的一端位线信号放电更快，从而消除SRAM位线上较大漏电流对主电路的影响，为后续电路信号的正确识别提供帮助。
-
公开(公告)号：CN102592650A
公开(公告)日：2012-07-18
申请号：CN201210035924.6
申请日：2012-02-17
Applicant: 安徽大学
Abstract: 一种高速低功耗自关断位线灵敏放大器，包括预充电模块、平衡电路模块、使能电路模块、交叉耦合反相器模块、输入电路模块、自关断位线模块,本发明采用输入输出分离结构，与传统的共用输入输出结构灵敏放大器相比，避免了在检测信号期间，输出端电容对位线进行放电，大大降低了位线间形成额定电压差的时间，减小了灵敏放大器的延时，提高了灵敏放大器的反应速度；另外，预充电操作采用将灵敏放大器的两输出端通过预充管放电到“0”，与传统灵敏放大器预充电操作是将输出端预充到VDD相比，节约了预充电功耗，从而降低了灵敏放大器的总功耗。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.026 seconds)
