一种AXI stream数据帧总线合路装置

    公开(公告)号:CN110222000B

    公开(公告)日:2021-06-08

    申请号:CN201910546417.0

    申请日:2019-06-21

    IPC分类号: G06F13/40

    摘要: 本发明提供了一种AXI stream数据帧总线合路装置,涉及数字通信的技术领域,包括:多级寄存器,数据指示器,准备信号生成器,多路选择器,数据传输指示器;多路选择器用于获取任意一个主设备发送的第一指示信号和待传输数据,并将获取到的指示信号和待传输数据写入多级寄存器;多级寄存器用于存储任意一个主设备发送的第一指示信号和待传输数据,并将第一指示信号和待传输数据发送给从设备;数据指示器用于生成第二指示信号;数据传输指示器用于生成第三指示信号;准备信号生成器用于生成各个主设备的准备信号,以及获取从设备发送的准备信号。解决了现有的AXI stream数据帧总线合路装置在多个主设备向从设备传输数据时的效率较低技术问题。

    TCP流数据匹配装置
    35.
    发明授权

    公开(公告)号:CN108667566B

    公开(公告)日:2020-12-01

    申请号:CN201810377346.1

    申请日:2018-04-24

    IPC分类号: H04L1/00 H04L12/851

    摘要: 本发明提供了一种TCP流数据匹配装置,包括:主逻辑模块和多个副逻辑模块;主逻辑模块用于提取第一TCP流数据中的第一CRC校验码,并获取提取第一CRC校验码时刻的提取时间戳,将第一CRC校验码和提取时间戳合并,得到基准数据;每个副逻辑模块用于提取多个第二TCP流数据中的第二CRC校验码,并获取存储第二CRC校验码时刻的存储时间戳,将第二CRC校验码和存储时间戳合并,得到多个副基准数据,若在多个副基准数据中查找到第二CRC校验码和基准数据的第一CRC校验码匹配且存储时间戳和提取时间戳之间的差值小于时间窗口的副基准数据,输出基准数据和副基准数据,缓解现有技术中的流匹配输出结果准确性低的问题,达到了提高流匹配输出结果准确性的技术效果。