公开(公告)号：CN108713225B

公开(公告)日：2021-04-13

申请号：CN201780014805.3

申请日：2017-02-27

Applicant: 夏普株式会社

Inventor： 吉田德生 ,  渡部卓哉 ,  田川晶 ,  岩濑泰章 ,  原健吾

IPC: G09G3/36 ,  G02F1/1368 ,  G09F9/30 ,  G09G3/20 ,  H01L29/786

Abstract: 有源矩阵基板具备包含多级移位寄存器(240)的栅极驱动器，移位寄存器分别具有：多个氧化物半导体TFT；第1输入端子，其接收置位信号；第2输入端子，其接收时钟信号CK；第3输入端子，其接收清除信号CLR；以及输出端子，其向多个栅极总线中的1个栅极总线输出栅极输出信号，时钟信号和清除信号的高电平侧的电位相同，并且，时钟信号和清除信号的低电平侧的电位也相同，多个氧化物半导体TFT包含具有背栅结构的第1TFT(101)，第1TFT(101)的主栅极电极连接于第3输入端子或负侧电源电压VSS，背栅极电极的电位被设定为正侧电源电压VDD或接地电位。

公开(公告)号：CN110390916A

公开(公告)日：2019-10-29

申请号：CN201910310170.2

申请日：2019-04-17

Applicant: 夏普株式会社

Inventor： 竹內洋平 ,  渡部卓哉 ,  田川晶 ,  岩濑泰章 ,  楠见崇嗣

IPC: G09G3/36

Abstract: 将图像显示部内的多个像素形成部(PIX)分组，以使各像素组由K个(K为2以上的整数)像素形成部(PIX)形成。形成各像素组的K个像素形成部(PIX)连接到相同的源极总线SL。各像素形成部(PIX)设置有连接控制晶体管(12)，其用于控制对应的源极总线(SL)和像素电极(13)之间的电连接状态。形成各像素组的K个像素形成部中所包括的K个连接控制晶体管(12)被控制以在相互不同的期间变为导通状态。源极驱动器在各水平扫描期间分时地将视频信号施加到各源极总线(SL)。

公开(公告)号：CN109658881A

公开(公告)日：2019-04-19

申请号：CN201811169890.3

申请日：2018-10-08

Applicant: 夏普株式会社

Inventor： 岩濑泰章 ,  渡部卓哉 ,  田川晶 ,  楠见崇嗣 ,  竹內洋平

IPC: G09G3/36 ,  G11C19/28

Abstract: 本发明提供移位寄存器和具备移位寄存器的显示装置。构成移位寄存器的各层的单位电路(4)由具有与现有单位电路几乎相同的结构的传输部(401)、用于存储在实施了扫描的中途停止时的传输部(401)内的第一节点(N1)的状态的状态存储部(402)以及将状态存储部(402)与传输部(401)连接起来以将基于来自状态存储部(402)的输出信号(QX)的电荷向第一节点(N1)供给的连接部(403)构成。对状态存储部(402)的动作进行控制的控制时钟信号(CKX)、(CKXB)的时钟动作在栅极时钟信号的时钟动作停止时实施。

公开(公告)号：CN104254890B

公开(公告)日：2017-03-08

申请号：CN201380012540.5

申请日：2013-03-05

Applicant: 夏普株式会社

Inventor： 堀内智 ,  田中信也 ,  田川晶 ,  岩瀬泰章 ,  水永隆行 ,  岩本明久

IPC: G11C19/28 ,  G02F1/133 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00

CPC classification number: G09G3/3677 ,  G09G3/3674 ,  G09G2310/0281 ,  G09G2310/0286 ,  G11C19/28 ,  G11C27/04

Abstract: 一种移位寄存器，在第1中间级和第2中间级中均设有：第1输入端子，其中输入时钟信号；第2输入端子，其中输入与上述时钟信号不同相位的时钟信号；输出端子，其通过输出晶体管连接到第1输入端子；以及设定电路，其连接到第2输入端子和输出晶体管，用于设定输出晶体管的控制端子的电位，在第2中间级中设有连接到上述设定电路并输入控制信号的控制电路，将在输入到初级的移位起始信号成为激活后直至末级的输出从激活变成非激活为止的期间设为动作期间，在输入到第2中间级的第1输入端子的时钟信号在动作期间开始后初次激活了时，输入到第2中间级的第2输入端子的时钟信号为非激活。由此，抑制各级中输入多个时钟信号的移位寄存器的误动作。

公开(公告)号：CN101802900B

公开(公告)日：2013-07-03

申请号：CN200880108752.2

申请日：2008-09-11

Applicant: 夏普株式会社

Inventor： 岸宣孝 ,  田川晶

IPC: G09G3/30 ,  G09F9/30 ,  G09G3/20 ,  H01L27/32 ,  H01L51/50

CPC classification number: G09G3/3233 ,  G09G2300/0465 ,  G09G2300/0819 ,  G09G2300/0842 ,  G09G2300/0861 ,  G09G2300/0876 ,  G09G2320/0233 ,  G09G2320/0285 ,  G09G2320/029 ,  G09G2320/043

Abstract: 像素电路(Aij)具有电容器(Cs)，该电容器(Cs)的一端侧与DTFT(驱动用TFT)的栅极端子连接，另一端侧与电容反馈线(CSi)连接，所述像素电路(Aij)包括：电流电压转换电路(14)，该电流电压转换电路(14)在向与选择期间中的像素电路(Aij)的DTFT具有实质上相同的TFT特性的DDTFT(虚拟驱动电路)的栅极端子提供了预定电位时，将流过DDTFT的反馈电流输入到输入端子，将该反馈电流转换成电压，将对应于该电压的电位从输出端子输出；以及切换开关(CSW)，该切换开关(CSW)将对应于选择期间中的像素电路(Aij)的电容反馈线(CSi)与电流电压转换电路(14)的输出端子连接，将对应于非选择期间中的像素电路(Aij)的电容反馈线(CSi)与提供固定电位(Vref)的固定电位供给线连接。由此，在电流控制型的显示装置中，能够抑制电路规模的增大，并抑制因像素电路的DTFT的特性的偏差而引起的显示品质的下降。