一种提升云对象存储系统中负载性能的方法及系统

    公开(公告)号:CN111913658A

    公开(公告)日:2020-11-10

    申请号:CN202010667196.5

    申请日:2020-07-13

    Abstract: 本发明公开了一种提升云对象存储系统中负载性能的方法及系统,属于云对象存储领域,包括:对于首次到达前端访问层的负载L,根据其类型确定其映射的存储设备子集s,创建Ring环并记录L的源端信息tenant与该Ring环的匹配关系;在s所关联的各节点中记录tenant与L对应的请求处理策略method的匹配关系,并按照method对部署节点;当请求R1到达前端访问层时,查询与其源端信息T1相匹配的Ring环,以计算R1所映射的存储设备子集s1,并在R1的元数据中记录T1后,将R1发送到s1所关联的各存储节点;当请求R2达到后端存储层时,从其元数据中提取源端信息T2,并按照与T2相匹配的请求处理策略处理R2。本发明能够实现全路径存储策略,有效提升云对象存储系统中的负载性能。

    一种MLC闪存读写方法
    32.
    发明授权

    公开(公告)号:CN109471594B

    公开(公告)日:2020-07-10

    申请号:CN201811174482.7

    申请日:2018-10-09

    Abstract: 本发明公开了一种MLC闪存读写方法,属于闪存技术领域。本发明使用先进MLC闪存芯片提供的高级命令,即SLC模式,开发闪存页的重复编程,在写入数据时,SLC模式操作处理器控制在不同环境下调用不同的接口并规定了数据写入的操作步骤,同时记录数据写入位置,以确保数据不因为错误的写入过程而崩溃;在读出数据时,SLC模式操作处理器通过查找数据写入位置,以及当前系统状态,明确数据读出的步骤,以保证数据可以正确被读出;本发明还进一步地提供了数据碎片化管理方法,数据碎片管理模块会决定数据写入时的分配算法并定时地整理碎片数据,由此提升系统整体性能。

    一种单层非易失存储器的动态编解码方法

    公开(公告)号:CN108418589B

    公开(公告)日:2020-07-10

    申请号:CN201810179013.8

    申请日:2018-03-05

    Abstract: 本发明公开了一种单层非易失存储器的动态编解码方法,属于数据编解码技术领域。本发明首先对写入的缓存行数据进行压缩;再对压缩节省的空间进行计算,根据节省空间的大小动态选择对单层非易失存储器编码效果最好的编码方式利用压缩节省的空间对数据进行编码,最后再将编码之后的数据写入到单层非易失存储器阵列中。同时本发明还实现了本申请动态编码方式对应的解码方法。本发明方法在极小的空间开销下减少对单层非易失存储器的写,从而降低单层非易失存储器的写能耗、提升寿命,由此解决现有编解码技术中的为降低存储器的写能耗而增加空间开销的问题。

    一种交叉开关结构阻变式存储器性能优化方法及系统

    公开(公告)号:CN107195321B

    公开(公告)日:2020-05-19

    申请号:CN201710337957.9

    申请日:2017-05-15

    Abstract: 本发明公开了一种交叉开关结构阻变式存储器性能优化方法,属于计算机存储器技术领域。本发明方法针对交叉开关结构的阻变式存储器,在存储体内部的每个阵列的位线两端都设计写驱动,上端的写驱动使能阵列上半部分的ReRAM单元,而下端的写驱动使能阵列下半部分的ReRAM单元,同时根据阵列内部不同行延迟不同的特性,将阵列进行快慢区域划分,将热数据映射到快区域,将冷数据映射到慢区域,快区域中确保写入的二进制“0”最少;在慢区域内确保写入的二进制“0”最多。本发明还实现了一种交叉开关结构阻变式存储器性能优化系统。本发明技术方案最大化地降低了ReRAM的访问延迟,提升了ReRAM阵列的可靠性。

    一种降低闪存误码率的编、解码器和编、解码方法

    公开(公告)号:CN107590021B

    公开(公告)日:2020-01-03

    申请号:CN201710725340.4

    申请日:2017-08-22

    Abstract: 本发明公开了一种降低闪存误码率的编、解码器和编、解码方法,属于闪存芯片编译技术领域。本发明编码器在写数据时,判断写入热数据中“1”的个数是否超过半数,是则翻转热数据后写入闪存;判断写入冷数据中高页数据中“1”或低页数据中“0”的个数是否超过半数,是则翻转冷数据后写入闪存;本发明解码器在读数据时,分析读数据的翻转状态,若翻转状态中“1”的个数超过半数,则将读数据进过翻转后输出;否则直接输出读数据。本发明还是实现了一种降低闪存误码率的编、解码方法。本发明技术方案降低了闪存中数据的出错概率,降低原始误码率,为现有纠错码方案提供更准确的输入,提高译码成功率,从而进一步提高闪存可靠性。

    一种基于SSD去重技术的数据安全删除方法及系统

    公开(公告)号:CN106886370B

    公开(公告)日:2019-12-06

    申请号:CN201710059169.8

    申请日:2017-01-24

    Abstract: 本发明公开了一种基于SSD去重技术的数据安全删除方法及系统,属于SSD存储控制领域。本发明方法在写数据时对写更新操作先将原映射关系标记为无效,之后基于去重数据写入,同时修改写入数据的元数据;在删除数据时,首先进行数据的安全删除,删除相关物理页PPN数据和映射关系;之后进行元数据的安全删除,彻底消除痕迹。本发明还提供了一种基于SSD去重技术的数据安全删除系统。本发明利用数据去重技术减少安全删除带来的开销,同时通过安全删除元数据来解决该块因被其他文件引用而没有被安全删除的这一问题,确保被删除文件彻底地执行了安全删除。

    一种基于文件级粒度的闪存安全删除方法及系统

    公开(公告)号:CN107037988B

    公开(公告)日:2019-08-30

    申请号:CN201710219959.8

    申请日:2017-04-06

    Abstract: 本发明公开了一种基于文件级粒度的闪存安全删除方法,属于计算机存储领域。本发明方法为每个文件分配一个全局唯一标识符GUID,并将GUID封装给文件的每个写请求和删除请求,同时构建GUID‑page邻接表,用于实时记录每个文件对应的无效物理页,当用户删除某个文件时,设备可以通过删除命令找到文件对应的所有无效物理页和所有有效物理页,然后使用物理页覆写技术对文件所有的物理页进行覆写来达到安全删除文件的目的。本发明还实现了一种基于文件级粒度的闪存安全删除系统。本发明技术方案解决了现有基于闪存介质的固态盘无法高效地安全删除单个文件的问题,在实现固态盘安全删除单个文件的基础上,减少了安全删除对读写性能的影响。

    一种流水结构的BCH译码系统

    公开(公告)号:CN107688506A

    公开(公告)日:2018-02-13

    申请号:CN201710769471.2

    申请日:2017-08-31

    Abstract: 本发明公开了一种流水结构的BCH译码系统,属于计算机存储纠错技术领域。本发明系统包括:并行校正子计算模块,用于根据接受到的数据并行计算校正子;关键方程求解-并行钱氏搜索模块,用于根据校正子计算出关键方程,并找出关键方程的解;FIFO存储器模块,用于缓存从NAND Flash芯片中读出的数据,并在计算关键方程的解时,逐步输出FIFO存储器模块中的数据;BCH译码控制器模块,用于实现BCH译码两级流水线的并行执行。本发明系统通过复用BCH译码器中不同模块中的硬件资源,采用并行流水结构进行BCH译码,能够有效增加BCH译码的吞吐率和降低硬件开销。

    一种软件交换机的负载均衡方法及软件交换机

    公开(公告)号:CN107294865A

    公开(公告)日:2017-10-24

    申请号:CN201710641738.X

    申请日:2017-07-31

    Abstract: 本发明公开了一种软件交换机的负载均衡方法,包括如下步骤:(1)设置网络端口绑定;(2)获取网络绑定中网络端口速率;(3)根据网络端口速率以及在一定周期内数据发送量计算排序参数;(4)按照排序参数对可用网络端口进行排序;(5)处理排序结果,判断是否触发负载迁移;(6)若触发负载迁移,则根据负载的类型,选取需要迁移的负载;(7)迁移负载,更改被迁移负载所使用的网络端口。本发明还公开了一种执行上述方法的软件交换机,利用上述方法,将网络端口速率纳入到负载均衡过程中,获取网络端口速率信息并判断负载类型,同时具备迁移前负载选择机制,能够合理地进行负载均衡。

    一种交叉开关结构阻变式存储器性能优化方法及系统

    公开(公告)号:CN107195321A

    公开(公告)日:2017-09-22

    申请号:CN201710337957.9

    申请日:2017-05-15

    Abstract: 本发明公开了一种交叉开关结构阻变式存储器性能优化方法,属于计算机存储器技术领域。本发明方法针对交叉开关结构的阻变式存储器,在存储体内部的每个阵列的位线两端都设计写驱动,上端的写驱动使能阵列上半部分的ReRAM单元,而下端的写驱动使能阵列下半部分的ReRAM单元,同时根据阵列内部不同行延迟不同的特性,将阵列进行快慢区域划分,将热数据映射到快区域,将冷数据映射到慢区域,快区域中确保写入的二进制“0”最少;在慢区域内确保写入的二进制“0”最多。本发明还实现了一种交叉开关结构阻变式存储器性能优化系统。本发明技术方案最大化地降低了ReRAM的访问延迟,提升了ReRAM阵列的可靠性。

Patent Agency Ranking