一种降低nandflash控制器功耗的方法

    公开(公告)号:CN104598160A

    公开(公告)日:2015-05-06

    申请号:CN201310531141.1

    申请日:2013-10-31

    CPC classification number: G06F3/0625

    Abstract: 本发明公开了一种降低nand flash控制器功耗的方法,包括以下步骤:步骤1,将nand flash控制器的系统时钟频率降为之前的1/2;步骤2,对系统时钟进行反向操作;步骤3,nand flash控制器进行读写操作;步骤4,步骤3进行的同时,系统时钟与nand flash控制器产生的读写使能信号进行“或”操作,从而生成新的nand flash芯片读写信号。本发明在不改变nand flash控制器对nand flash芯片读写速度的前提下,将nand flash控制器的系统时钟频率减少到之前的1/2,从而降低了nand flash控制器的功耗。

    一种弹载配电无缝转电电路

    公开(公告)号:CN203574443U

    公开(公告)日:2014-04-30

    申请号:CN201320685009.1

    申请日:2013-10-31

    Abstract: 本实用新型涉及一种弹载配电无缝转电电路,包括继电器K1、K2、K3、K4和K5;继电器K1、K2、K3的线包并联之后负端与系统地连接,继电器K2的第一组常开触点K2-1与继电器K3的第一组常开触点K3-1并联后,一端与弹上电池+28V连接,另一端与继电器K1、K2、K3线包并联之后的正端连接在一起;继电器K4、K5的线包并联之后负端与系统地连接。本实用新型实现了无缝转电功能,解决了转电过程中供电不连续的问题,提高了转电的可靠性,达到了设计目的,值得进一步推广应用。

    一种兼容存储多种不同速度数据的电子存储器

    公开(公告)号:CN203242348U

    公开(公告)日:2013-10-16

    申请号:CN201320229188.8

    申请日:2013-04-28

    Abstract: 本实用新型涉及一种兼容存储多种不同速度数据的电子存储器,该存储器基于FPGA实现,FPGA包括数据选择控制单元、接口控制单元和Flash存储芯片控制单元,其中接口控制单元包括接口时钟频率控制模块和接口芯片控制模块,Flash存储芯片控制单元包括输入缓存、Flash存储芯片、输出缓存和Flash控制器,其中数据选择控制单元、接口时钟频率控制模块、接口芯片控制模块、输入缓存、Flash存储芯片、输出缓存依次连接,Flash控制器分别与输入缓存、Flash存储芯片和输出缓存连接,该电子存储器可以兼容存储多种不同速度数据,且结构简单,兼容性高,并大大节约成本,具有很强的实用性。

Patent Agency Ranking